時(shí)序邏輯電路-觸發(fā)器-免費(fèi)閱讀
【正文】 0 CP amp。 26 CLR D CP Q QCLR D CP Q QCLR D CP Q QCLR D CP Q Q1Q Q1 1D 2Q Q22D GND 4Q Q4 4D 3Q Q33D 時(shí)鐘 清零 USC 公用清零 公用時(shí)鐘 74LS175管腳圖 27 +5V 1Q1Q2Q2Q3Q3Q4Q4QD1 D2 D3 D4 CLR CP 賽前先清零 0 輸出為零 發(fā)光管不亮 CP amp。 3 觸發(fā)器按邏輯功能的分類 輸入端數(shù)目 輸入 /出邏輯關(guān)系 RS, JK, D, T,T’ 特征方程 /功能表 17 D Q n +1 0 0 1 1 功能表 例： 畫出 D觸發(fā)器的輸出波形。 amp。 2. 在控制端加入負(fù)脈沖，可以使觸發(fā)器狀態(tài)變化。 a amp。 a amp。輸出狀態(tài)不只與現(xiàn)時(shí)的輸入有關(guān)，還與原來(lái)的輸出狀態(tài)有關(guān)。1 時(shí)序邏輯電路 觸發(fā)器 2 時(shí)序電路的特點(diǎn)： 具有記憶功能。 觸發(fā)器的分類： 按邏輯功能分（輸入 /輸出關(guān)系）： 有 RS觸發(fā)器、 D觸發(fā)器、 JK觸發(fā)器、 T型等； 按觸發(fā)方式劃分（電路結(jié)構(gòu)）： 有電平觸發(fā)方式、邊沿觸發(fā)方式和主從結(jié)構(gòu)等。 b Q QDR DS6 輸入 RD=1, SD=0時(shí) 原狀態(tài)： 1Q0Q ??1 0 1 0 1 0 0 1 輸出變?yōu)椋? 0Q1Q ??amp。 b
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1