【正文】
可逆計數(shù)器的實(shí)驗(yàn)原理: 十進(jìn) 制至二 進(jìn) 制 普通編碼 器: 74192 引腳圖 真值表: MR PL CPU CPD MODE 工作模式 H X X X Reset (Asyn.)清除 L L X X Preset (Asyn.)預(yù)置 L H H H No Change 保持 L H ↑ H Count Up 加計數(shù) L H H ↑ Count DowN 減計數(shù) H=高電平 L=低電平 X=不定(高或低電平) ↑= 由 “ 低 ”→“ 高 ” 電平的躍變 引腳功能表: CPU Count Up Clock Pulse Input 計數(shù)芯片時鐘脈沖輸入 CPD Count Down Clock Pulse Input 倒計時時鐘脈沖輸入 MR Asynchronous Master Reset (Clear) Input 異步主復(fù)位(清除)輸入 PL Asynchronous Parallel Load (Active LOW) Input 異步并行負(fù)載(低電平)輸入 Pn Parallel Data Inputs 并行數(shù)據(jù)輸入 Qn FlipFlop Outputs (Note b) 觸發(fā)器輸出(附注 b ) TCD Terminal Count Down (Borrow) Output (Note b) 終端倒計時(借)輸出(注 b ) TCU Termina