【正文】 A機(jī)一側(cè)的 8255A工作于方式 1輸出，從 PA 7?PA 0發(fā)送由 CPU寫入 A口的數(shù)據(jù)， PC PC7和 PC6提供 A機(jī)一側(cè) 8255A的 A口工作于方式 1時(shí)的聯(lián)絡(luò)信號(hào) INTR、 OBF和 ACK。鍵盤工作過程如下：首先進(jìn)行第 1次鍵盤掃描 (判斷是否有鍵按下 )。PC7PC6I N T E1( P C4)I N T E2PC4PC5amp。 若 CPU響應(yīng)此中斷請(qǐng)求 ， 則向數(shù)據(jù)口寫入一新的數(shù)據(jù) ， 寫信號(hào) WR上升沿 (后沿 )使INTR復(fù)位 ， 變?yōu)榈碗娖?。 第 8章 可編程接口芯片及應(yīng)用 2) ?A口和 B口均為輸出 PC7PC6PA7～ PA0( P C6)I N T EAI N T RAI / OA 口D7A 組工作方式控制字 (A 口工作于方式 1 輸出； PC PC6和 PC3用于 A 口的聯(lián)絡(luò)信號(hào)； PC5和 PC4工作于方式 0)AA C KPC3PC4, P C5amp。在中斷允許信號(hào) INTE=1且 IBF=1的條件下，由 STB信號(hào)的后沿 (上升沿 )產(chǎn)生，該信號(hào)可接至中斷管理器 8259A作中斷請(qǐng)求。 C口剩余的兩個(gè) I/O線 PC7和PC6工作于方式 0， 它們用做輸入還是輸出 ， 由工作方式控制字中的 D3位決定： D3=1， 輸入； D3=0， 輸出 。 從輸入設(shè)備取數(shù)據(jù)前 ， 先通過 PC6查詢?cè)O(shè)備狀態(tài) ， 設(shè)備準(zhǔn)備好后 ， 再?gòu)?B口讀入數(shù)據(jù) ， 然后通過PC0發(fā)清除信號(hào) ， 以便輸入后續(xù)字節(jié) 。 在此方式下， A口、 B口、 C口的高 4位和低 4位可以分別設(shè)置為輸入或輸出，即 8255A的這四個(gè)部分都可以工作于方式 0。注意 8255A工作方式選擇控制字的最高位 D7(特征位 )應(yīng)為 1。 A口 、 B口 、 C口的高4位和低 4位均可設(shè)置為方式 0。它們的控制寄存器接收 CPU輸出的方式控制字，由該控制字決定端口的工作方式，還可根據(jù) CPU的命令對(duì)端口 C實(shí)現(xiàn)按位置位或復(fù)位操作。 CPU對(duì) 8255各端口進(jìn)行讀 /寫操作時(shí)的信號(hào)關(guān)系如表 。 A、 B、 C三個(gè)端口各有 8條端口 I/O線： PA 7?PA 0， PB7?PB0和 PC7?PC0，共 32個(gè)引腳，用于 8255A與外設(shè)之間的數(shù)據(jù) (或控制、狀態(tài)信號(hào) )的傳送。 第 8章 可編程接口芯片及應(yīng)用 由此可以算出每隔 2 ms/128=??s進(jìn)行一次刷新操作 ， 將能保證每個(gè)單元在 2?ms內(nèi)都刷新一遍 。 第 8章 可編程接口芯片及應(yīng)用 1) 計(jì)數(shù)器 0 該計(jì)數(shù)器向系統(tǒng)日歷時(shí)鐘提供定時(shí)中斷 ， 工作方式為方式 3，設(shè)置的控制字為 36H。 8253與 8088總線的接口電路如圖 。 第 8章 可編程接口芯片及應(yīng)用 表 8253工作方式比較 第 8章 可編程接口芯片及應(yīng)用 8254與 8253的區(qū)別 8254是 8253的改進(jìn)型 ， 它們的引腳定義與排列 、 硬件組成等基本上是相同的 。只有 CPU再次將計(jì)數(shù)初值寫入 CR后才會(huì)啟動(dòng)另一次計(jì)數(shù)過程。 待恢復(fù) GATE=1時(shí) ， 產(chǎn)生硬件啟動(dòng) ， 計(jì)數(shù)器又從頭開始計(jì)數(shù) 。計(jì)數(shù)到 N/2時(shí)， OUT端變低，計(jì)完余下的 N/2， OUT又變高，如此自動(dòng)重復(fù)， OUT端產(chǎn)生周期為 N*TCLK的方波。 當(dāng) GATE變?yōu)榈碗娖綍r(shí) ，停止計(jì)數(shù) 。 第 8章 可編程接口芯片及應(yīng)用 12 1 20C L KG A T EOUTWRCW N ＝ 2圖 方式 1的波形 第 8章 可編程接口芯片及應(yīng)用 在計(jì)數(shù)過程啟動(dòng)之后計(jì)數(shù)完成之前 ， 若 GATE又發(fā)生正跳變 ，則計(jì)數(shù)器又從初值開始重新計(jì)數(shù) ， OUT端仍為低電平 ， 兩次的計(jì)數(shù)過程合在一起使 OUT輸出的負(fù)脈沖加寬了 。 由上述可知，方式 0主要用于單次計(jì)數(shù)，計(jì)數(shù)到時(shí)，利用OUT信號(hào)作為查詢信號(hào)或中斷請(qǐng)求信號(hào)。 在不同的工作方式下 ， 計(jì)數(shù)過程的啟動(dòng)方式不同 ， OUT端的輸出波形不同 ， 自動(dòng)重復(fù)功能 、GATE的控制作用以及更新計(jì)數(shù)初值對(duì)計(jì)數(shù)過程的影響也不完全相同 。實(shí)際上， CPU是通過輸出鎖存器 OL讀出當(dāng)前計(jì)數(shù)值的，因?yàn)樵谟?jì)數(shù)過程中， OL的內(nèi)容是跟隨 CE內(nèi)容變化的。 第 8章 可編程接口芯片及應(yīng)用 2． 8253的讀 /寫操作 1) 寫操作 所謂寫操作是指 CPU對(duì) 8253寫入控制字或?qū)懭胗?jì)數(shù)初值 。在給計(jì)數(shù)器寫入計(jì)數(shù)初值時(shí)，可以賦 16位的初值，也可以只賦 8位 (另 8位被自動(dòng)置 0)， 8位初值可以是高字節(jié)，也可以是低字節(jié)。當(dāng) CE中的內(nèi)容減為 0，表示計(jì)數(shù) /定時(shí)到，則 OUT端輸出信號(hào)。 該控制邏輯根據(jù)讀 /寫命令及送來的地址信息 ， 決定三個(gè)計(jì)數(shù)器和控制寄存器中的哪一個(gè)工作 ， 并控制內(nèi)部總線上數(shù)據(jù)傳送的方向 。 8253的 3個(gè)控制寄存器只占用一個(gè)地址號(hào) ， 而靠控制字的最高兩位來確定將控制信息送入哪個(gè)計(jì)數(shù)器的控制寄存器中保存 。它由數(shù)據(jù)總線緩沖器、讀 /寫邏輯、控制字寄存器以及 3個(gè)獨(dú)立的 16位計(jì)數(shù)器組成。由 CLK引腳輸入的脈沖可以是系統(tǒng)時(shí)鐘 (或系統(tǒng)時(shí)鐘的分頻脈沖 )或其他任何脈沖源所提供的脈沖。 (2) 片選信號(hào) CS：輸入信號(hào) ， 低電平時(shí)選中此片 。第 8章 可編程接口芯片及應(yīng)用 第 8章 可編程接口芯片及應(yīng)用 可編程定時(shí)器 /計(jì)數(shù)器芯片 8253/8254 可編程并行接口芯片 8255A 串行通信及可編程串行接口芯片 模 /數(shù) (A/D)與數(shù) /模 (D/A)轉(zhuǎn)換技術(shù)及其接口 第 8章 可編程接口芯片及應(yīng)用 可編程定時(shí)器 /計(jì)數(shù)器芯片 8253/8254 實(shí)現(xiàn)定時(shí)的方法有三種：軟件定時(shí)、不可編程的硬件定時(shí)和可編程的硬件定時(shí)。 由 CPU輸出的地址經(jīng)地址譯碼器產(chǎn)生 。該脈沖可以是均勻的、連續(xù)的并具有精確周期的，也可以是不均勻的、斷續(xù)的、周期不確定的脈沖。 A1C L K0OUT0數(shù)據(jù)總線緩沖器讀 / 寫邏輯控制字寄存器計(jì)數(shù)器2 號(hào)計(jì)數(shù)器1 號(hào)計(jì)數(shù)器0 號(hào)8 888內(nèi)部總線C L K1G A T E1OUT1G A T E0D7～ D0CSA0RDWR8C L K2G A T E2OUT2圖 8253內(nèi)部結(jié)構(gòu)框圖 第 8章 可編程接口芯片及應(yīng)用 1) ?3個(gè)獨(dú)立的 16位計(jì)數(shù)器 每個(gè)計(jì)數(shù)器具有相同的內(nèi)部結(jié)構(gòu)，其邏輯框圖如圖 。 控制寄存器只能寫入 ， 不能讀出 。 第 8章 可編程接口芯片及應(yīng)用 8253共占用 4個(gè) I/O地址。輸出信號(hào)的波形形式由工作方式?jīng)Q定。在讀取計(jì)數(shù)器當(dāng)前的計(jì)數(shù)值時(shí)，計(jì)數(shù)器并未停止計(jì)數(shù)，有可能在先后讀高低字節(jié)時(shí)，計(jì)數(shù)器的值發(fā)生變化，因此有必要先鎖存當(dāng)前的計(jì)數(shù)值，然后再分字節(jié)讀出，先讀出低 8位數(shù)據(jù)，后讀出高 8位數(shù)據(jù)。8253在開始工作之前 ， CPU要對(duì)其進(jìn)行初始化編程 (寫入控制字和計(jì)數(shù)初值 )， 具體應(yīng)注意以下兩點(diǎn)： ① 對(duì)每個(gè)計(jì)數(shù)器 ， 必須先寫控制字 ， 后寫計(jì)數(shù)初值 。此時(shí)由于 CE不再計(jì)數(shù)，故可穩(wěn)定地讀出 OL(即 CE)的內(nèi)容。 同一芯片中的三個(gè)計(jì)數(shù)器 ， 可以分別編程選擇不同的工作方式 。由于 8253內(nèi)部沒有中斷控制管理電路，故用 OUT作為中斷請(qǐng)求信號(hào)時(shí)，需要通過中斷優(yōu)先級(jí)控制電路 (如 8259)向 CPU申請(qǐng)中斷。 在方式 1計(jì)數(shù)過程中，若寫入新的計(jì)數(shù)初值，也只是寫入到計(jì)數(shù)初值寄存器中，并不馬上影響當(dāng)前計(jì)數(shù)過程，同樣要等到下一個(gè) GATE正跳變啟動(dòng)信號(hào)，計(jì)數(shù)器才接收新初值重新計(jì)數(shù)。 GATE由低變高后 ， CR中的計(jì)數(shù)初值又重新裝入減 1計(jì)數(shù)器 CE中開始計(jì)數(shù) 。實(shí)際上，電路中對(duì)半周期 N/2的控制方法是每來一個(gè) CLK信號(hào)，便讓計(jì)數(shù)器減 2。 在計(jì)數(shù)過程中寫入新的計(jì)數(shù)初值時(shí)不影響當(dāng)前的半個(gè)周期的計(jì)數(shù)。 第 8章 可編程接口芯片及應(yīng)用 2 1 034C L KG A T EOUTWRCW N ＝ 4圖 方式 4的波形 第 8章 可編程接口芯片及應(yīng)用 6． 方式 5——硬件觸發(fā)選通 方式 5是一種硬件啟動(dòng) 、 不自動(dòng)重復(fù)的計(jì)數(shù)方式 。 因此 8254的編程方式與 8253是兼容的 ， 凡是使用 8253的地方均可用 8254代替 。 為了使計(jì)數(shù)器 2產(chǎn)生方波，應(yīng)使其工作于方式 3，輸入的 2 MHz的 CLK2時(shí)鐘信號(hào)進(jìn)行 50次分頻后可在 OUT2端輸出頻率為 40 kHz的方波，因此，對(duì)應(yīng)的控制字應(yīng)為 10010111B，計(jì)數(shù)初值為十進(jìn)制數(shù)50。 門控 GATE0接 +5?V為常啟狀態(tài) ， 計(jì)數(shù)器計(jì)數(shù)初值預(yù)置為 0(即 65536)。 為實(shí)現(xiàn)上述要求 ， 將計(jì)數(shù)器 1設(shè)置為工作方式 2， 計(jì)數(shù)初值取為 18， 這樣 ， 每隔18?1/= ??s就可產(chǎn)生一次 DMA請(qǐng)求 ， 從而可滿足DRAM的刷新要求 。 第 8章 可編程接口芯片及應(yīng)用 D7?D0： 8位三態(tài)數(shù)據(jù)線 ， 接至系統(tǒng)數(shù)據(jù)總線 。 RESET：復(fù)位信號(hào) ， 高電平有效 。 第 8章 可編程接口芯片及應(yīng)用 3) 數(shù)據(jù)總線緩沖器 這是一個(gè) 8位三態(tài)數(shù)據(jù)緩沖器， 8255A正是通過它與系統(tǒng)數(shù)據(jù)總線相連，實(shí)現(xiàn) 8255A與 CPU之間的數(shù)據(jù)傳送。 第 8章 可編程接口芯片及應(yīng)用 方式 1——選通輸入輸出方式，此時(shí) 8255A的 A口和 B口與外設(shè)之間進(jìn)行輸入或輸出操作時(shí)，需要 C口的部分 I/O線提供聯(lián)絡(luò)信號(hào)。 第 8章 可編程接口芯片及應(yīng)用 方式控制字的特征位D7A 口工作方式0 0 — 方式 00 1 — 方式 11 — 方式 21D6D5D4D3D2D1D0A 口輸入 / 輸出1 — 輸入0 — 輸出PC7～ PC4輸入 / 輸出1 — 輸入0 — 輸出B 口工作方式0 — 方式 01 — 方式 1B 口輸入 / 輸出1 — 輸入0 — 輸出PC3～ PC0輸入 / 輸出1 — 輸入0 — 輸出圖 8255的工作方式選擇控制字 第 8章 可編程接口芯片及應(yīng)用 2) ?C口按位置位 /復(fù)位控制字 8255A的 C口具有位控功能 ， 即端口 C的 8位中的任一位都可通過 CPU向 8255A的控制寄存器寫入一個(gè)按位置位 /復(fù)位控制字來置 1或清 0， 而 C口中其他位的狀態(tài)不變 。需要說明的是，這里所說的輸入或輸出是相對(duì)于 8255A芯片而言的。 與下面介紹的選通輸入輸出方式 (方式 1)和選通雙向輸入輸出方式 (方式 2)相比，方式 0的聯(lián)絡(luò)信號(hào)線可由用戶自行安排 (方式 1和方式 2中使用的 C口聯(lián)絡(luò)線是已定義好的 )，且只能用于查詢，不能實(shí)現(xiàn)中斷。 各聯(lián)絡(luò)信號(hào)線的功能解釋如下 (請(qǐng)參考圖 1輸入時(shí)序圖來理解各信號(hào)的功能 )： STB(Strobe)：選通信號(hào)，輸入，低電平有效。它表明數(shù)據(jù)端口已輸入一個(gè)新數(shù)據(jù)。PC1PC2PB7～ PB0( P C2)I N T EBI N T RBB 口PC0amp。 INTE(Interrupt Enable)：中斷允許信號(hào)，與方式 1輸入類似，端口 A的輸出中斷請(qǐng)求 INTRA可以通過對(duì) PC6的置位或復(fù)位來加以允許或禁止。PC2～ PC0A C KO B FS T BRDWRD71 1/ 0 1/ 0 1/ 01 1/ 0工作方式控制字D6D5D4D3D2D1D0圖 8255A工作于方式 2時(shí)端口線的功能 第 8章 可編程接口芯片及應(yīng)用 8255A的應(yīng)用舉例 例 8255A初始化編程 。使 A口 PA3?PA0輸出均為 0，然后讀入 B口的值，查看 PB3?PB0是否有低電平，若沒有低電平，則說明沒有鍵按下，繼續(xù)進(jìn)行掃描。 B機(jī)一側(cè)的 8255A工作于方式 0輸入，從 PA 7?PA 0接收 A機(jī)送來的數(shù)據(jù)， PC4和 PC0選作聯(lián)絡(luò)信號(hào)。