eda電子鐘設(shè)計(jì)論文-免費(fèi)閱讀
【正文】 21 頂層文件的仿真總波形圖如下圖 62 圖 62 頂層文件的仿真總波形圖 五、引腳鎖定圖 采用模式五，實(shí)驗(yàn)箱的時(shí)鐘為 65536HZ,鍵 1 為預(yù)置分，鍵 2 為 rest,鍵4 為預(yù)置時(shí)，具體引腳情況如下： 22 六、 實(shí)驗(yàn)現(xiàn)象 把下載到實(shí)驗(yàn)箱后，按下 鍵 2，即可以看見秒開始走動(dòng)，秒到 59 時(shí)分加 1，分到 59 后時(shí)加 1，如果按下鍵 1，可以預(yù)置分，如果按下鍵 4 即可以預(yù)置小時(shí)，再次按下鍵 1 或者鍵 4，即可以停止預(yù)置數(shù)，此實(shí)驗(yàn)現(xiàn)象說明電子鐘成功。 signal clk1,c2,c3,c4,c5:std_logic。 ponent jiaoshi is port ( lian_miaoout : in std_logic。 ponent fen is 19 port(clk,rest:in std_logic。 end dingceng。 校分 （預(yù)置分輸出） shi = lian_fenout OR abc1。 fen : out std_logic。 輸出時(shí)高位 end three。 end if。 elsif clk39。 entity shi is port (clk,rest:in std_logic。 end if。 end if。then fen_bian1=0000。 use 。 end if。 else miao_bian2=miao_bian2+1。039。 秒計(jì)數(shù)器 use 。 D=not D。 輸入 65536HZ fenpinhou_out:out std_logic)。 能預(yù)置小時(shí)和分鐘的功能（即校時(shí)、校分）。 二、 設(shè)計(jì)原理： 本設(shè)計(jì)先用一 個(gè)分頻器對(duì)試驗(yàn)箱上的 65536HZ 的信號(hào)進(jìn)行分頻，得到 1HZ的時(shí)鐘信號(hào)，再用計(jì)數(shù)器分別計(jì)數(shù)秒、分、時(shí)。 輸出 1HZ end。 取反 else bianliang:=bianliang+1。 use 。then miao_bian1=0000。 秒高位沒到 5 時(shí)加 1 end if。 end if。 entity fen is port(clk,rest:in std_logic。 fen_bian2=0000。 else fen_bian1=fen_bian1+1。 end process。 shi_diwei,shi_gaowei:out std_logic_vector(3 downto 0))。event and clk=39。 else shi_bian1=shi_bian1+1。 圖 42 時(shí)的仿真波形 校準(zhǔn)模塊 library ieee。 shi : out std_logic)。 校時(shí) （預(yù)置時(shí)輸出） end。 architecture five of dingceng is ponent fenpin is port(clk:in std_logic。 fen_diwei,fen_gaowei:out std_logic_vecto
研究報(bào)告相關(guān)推薦
鄂ICP備17016276號(hào)-1