【正文】 （ 3） VHDL 語句的行為描述能力和程序結(jié)構(gòu)決定了他具有支持大規(guī)模設(shè)計的分解和已有設(shè)計的再利用功能。 很強的移植能力。 強大的系統(tǒng)硬件描述能力。這種將設(shè)計實體分成內(nèi)外部分的概念是 VHDL 系統(tǒng)設(shè)計的基本點 VHDL系統(tǒng)設(shè)計的基本點 與其他硬件描述語言相比， VHDL 具有以下特點： 功能強大、設(shè)計靈活。 VHDL 的英文全寫是： VHSIC（ Very High Speed Integrated Circuit） Hardware Descriptiong 。自 IEEE 公布了VHDL 的標 準版本， IEEE1076（簡稱 87版 )之后，各 EDA 公司相繼推出了自己的 VHDL 設(shè)計環(huán)境，或宣布自己的設(shè)計工具可以和 VHDL 接口。目前 EDA 技術(shù)已在各大公司、企事業(yè)單位和科研教學部門廣泛使用。 EDA 是電子設(shè)計自動化（ Electronic Design Automation）的縮寫，在 20世紀 90年代初從計算機輔助設(shè)計（ CAD）、計算機輔助制造（ CAM）、計算機輔助測試（ CAT）和計算機輔助工程（ CAE）的概念發(fā)展而來的。t pare VHDL still supports various design method, since support from the bottom upward design, support again from the design of crest declivity。s in 20 centuries, international last electronics and calculator technique more the forerunner39。s at the beginning e out by American Ministry of National Defense development to provide the American solider with the credibility which uses to raise a design with cut 1 kind of development period to use the scope smaller design language. All of VHDL Englishes write BE:The Descriptiong Language of the VHSIC(the Speed Integrated of the Very High Circuit) into Chinese is soon extremely high the description language of the integrated circuit it of the application mainly is an application in the design of numerical electric , it is in the application most in China is the design which uses in the FPGA/CPLD/ in some units with stronger real strenght, it is also use to design ASIC. The VHDL mainly useds for the structure, behavior which describes numerical system, function with addition to implying many languages sentence which have a hardware characteristic, VHDL languages forms and description style and sentence construction are very similar at general calculator deluxe procedure structure characteristics is an engineering design, or call that the design entity(can be a ponent, an electric circuit mold piece or a system) is divided into exterior(or call but part, and port) with inner part(or call to can39。在電子技術(shù)設(shè)計領(lǐng)域，可編程邏輯器件（如 CPLD、 FPGA）的應(yīng)用，已得到廣泛的普及，這些器件為數(shù)字系統(tǒng)的設(shè)計帶來了極大的靈活性。 利用 EDA 工具，電子設(shè)計師可以從概念、算法、協(xié)議等開始設(shè)計電子系統(tǒng)，大量工作可以通過計算機完成，并可以將電子產(chǎn)品從電路設(shè)計、性能分析到設(shè)計出 IC版圖或 PCB 版圖的整個過程的計算機上自動處理完成。這些工具都有較強的功能，一般可用于幾個方面，例如很多軟件都可以進行電路設(shè)計與仿真，同進還可以進行 PCB 自動布局布線，可輸出多種網(wǎng)表文件與第三方軟件接口。 VHDL語言是一種用于電路設(shè)計的高級語言。除了含有許多具有硬件特征的語句外， VHDL 的語言形式和描述風格與句法是十分類似于一般的計算機高級語言。 支持廣泛、易于修改。 獨立于器件的設(shè)計、與工藝無關(guān)。 （ 1）與其他的硬件描述語言相比， VHDL 具有更強的行為描述能力，從而決定了他成為系統(tǒng)設(shè)計領(lǐng)域最佳的硬件描述語言。 （ 5） VHDL 對設(shè)計的描述具有相對獨立性，設(shè)計者可以不懂硬件的結(jié)構(gòu)，也不必管理最終設(shè)計實現(xiàn)的目標器件是什么，而進行獨立的設(shè)計。 VHDL 采用基于庫（ Library）的設(shè)計方法，可以建立各種可再次利用的模塊。另外， VHDL 支持慣性延遲和傳輸延遲，還可以準確地建立硬件電路模型。 VHDL 支持同步電 路、異步電路和隨機電路的設(shè)計，這是其他硬件描述語言雖不能比擬的。當然在一些實力較為雄厚的單位，它也被用來設(shè)計 ASIC?，F(xiàn)在， VHDL 和 Verilog 作為 IEEE 的工業(yè)標準硬件描述語言，又得到眾多 EDA 公司的支持，在電子工程領(lǐng)域，已成為事實上的通用硬件描述語言。 EDA設(shè)計可分為系統(tǒng)級、電路級和物理實現(xiàn)級。 這 些器件可以通過軟件編程而對其硬件結(jié)構(gòu)和工作方式進行重構(gòu)，從而使得硬件的設(shè)計可以如同軟件設(shè)計那樣方便快捷。t need to consider a choice pletion the spare part of design first while designing a personnel to carry on a design with the VHDL, can concentrate energy to carry on design of exc