【正文】 系統(tǒng)設(shè)計上發(fā)生了具有里程碑意義的飛躍。本設(shè)計將采用基于VHDL的EDA設(shè)計來實現(xiàn)波形發(fā)生器的各種功能。完成對于特定目標(biāo)芯片的適配編譯、邏輯映射、編程下載等工作，最終形成集成電子系統(tǒng)或?qū)Ｓ眉尚酒?。常用的源程序輸入方式有原理圖輸入、HDL文本輸入和狀態(tài)圖輸入。湖北輕工職業(yè)技術(shù)學(xué)院 電子設(shè)計與制作綜合實訓(xùn) 多功能波形發(fā)生器的設(shè)計，精度高穩(wěn)定性好，得到波形平滑，特別是由于FPGA的高速度，能實現(xiàn)較高頻率的波形。通過預(yù)置FPGA的分頻系數(shù)以及改變相位進(jìn)步實現(xiàn)對輸出頻率的調(diào)節(jié)，并可以等步進(jìn)調(diào)頻。本文設(shè)計的波形頻率xfo從1001000Hz，步進(jìn)為100Hz，因此，有IOOHz、200Hz、300Hz …900Hz、1000Hz等10種頻率。直接對數(shù)模轉(zhuǎn)換芯片的電阻網(wǎng)絡(luò)的基準(zhǔn)電壓進(jìn)行調(diào)節(jié)，DAC0832的基準(zhǔn)電壓為+()15V，理論上輸出波形的幅度范圍+()15V。D/A轉(zhuǎn)換電路設(shè)計。對幅度為1的正弦波的一個周期進(jìn)行64點采樣，用Matlab計算得到每一點對應(yīng)的幅度值，然后量化成8位二進(jìn)制數(shù)據(jù)存放在ROM中。在分頻器輸出脈沖驅(qū)動下，依次取出ROM中數(shù)據(jù)，即可得到幅度上離散正弦波，再經(jīng)過D／A轉(zhuǎn)換，便可得到連續(xù)正弦波。送不同的初值，是由輸入A決定的，4位矢量產(chǎn)生的16種組合中的10種對應(yīng)了10種不同的頻率：分頻模塊FANA的功能是將前一模塊CHUZHI送來的初值對時鐘進(jìn)行分頻，得到不同的工作頻率，從而調(diào)節(jié)波形頻率；方波產(chǎn)生模塊SQUARE的功能是產(chǎn)生方波，每32個時鐘翻轉(zhuǎn)一次，每64個時鐘為一個周期(為了與正弦波相同)；三角波產(chǎn)生模塊DELTA的功能是產(chǎn)生三角波，為了得到64個時鐘為一個周期的三角波，對于8位D／A轉(zhuǎn)換芯片，輸出Q每次加／減8；正弦波產(chǎn)生模塊SIN的功能產(chǎn)生正弦波，一個周期取64點，所以64個時鐘為一個周期；波形輸出控制模塊CHPR031設(shè)置了三個按鍵，分別控制三種波形任意一種，或任意兩種波形的疊加，又或者三種波形疊加輸出。表1管腳封裝表JSl：(1)、(5)、(8)設(shè)置為“ON”。測電壓和電流時，外部有電流通入表頭，因此不須內(nèi)接電池。當(dāng)電阻越小時，回路中的電流越大，指針的擺動越大，因此電阻檔的標(biāo)度尺刻度是反向分度。它的顯示表頭是一個直流μA表，WH2是電位器用于調(diào)節(jié)表頭回路中的電流大小，DD4兩個二極管反向并聯(lián)并與電容并聯(lián)，用于保護(hù)限制表頭兩端的電壓起保護(hù)表頭的作用，使表頭不至電壓、電流過大而燒壞。人機(jī)界面經(jīng)過精簡，按鍵少且操作方便。明確設(shè)計任務(wù)和要求，了解EDA技術(shù)的基本應(yīng)用過程及領(lǐng)域。用VHDL語言設(shè)計“分鐘” 即六十進(jìn)制計數(shù)器。用VHDL語言設(shè)計“年”系統(tǒng)。設(shè)計要求：在現(xiàn)實生活中，年份有平閏之分，當(dāng)平年的2月份有28天，閏年的2月份29天，每年的12月份都是31天，11月份都是30天，故在設(shè)計“年、月、日”系統(tǒng)時必須考慮它們之間的關(guān)系，由于手中的EDA實驗箱上的數(shù)碼管不足，必須設(shè)計一個“選擇”系統(tǒng)，讓“年月日時分秒”分成兩屏顯示。use 。cout:out std_logic)。event and clk=39。cq2:=cq2+1。coutend if。use 。cout:out std_logic)。event and clk=39。cq2:=cq2+1。cout“日”系統(tǒng)源程序及其模塊library ieee。a: in std_logic。cout:out std_logic)。begin process(clk,a,b)begin if clk39。abcase ab iswhen“00” =if Q2=3 and Q1=1 then Q2else coutend if。when others =null。t1“月”系統(tǒng)源程序及其模塊library ieee。run:in std_logic。end yue。event and clk=39。)。)。process(clk)beginq1q2when “00000001” = awhen “00000010” =if run=39。end case。use 。n2:out std_logic_vector(3 downto 0))。event and clk=39。)。end process。 thenqif q=4 then runelse runend if?！罢{(diào)整”系統(tǒng)源程序及其模塊library ieee。k2:in std_logic。end。139。end case。use 。q:out std_logic。139。六、實訓(xùn)方法設(shè)計每個小系統(tǒng)，調(diào)試、仿真、生成模塊。按選擇鍵切換屏顯時間和日期。第三篇：EDA實訓(xùn)報告總結(jié)實訓(xùn)心得短暫的一周實訓(xùn)已經(jīng)過去了，對于我來說這一周的實訓(xùn)賦予了我太多實用的東西了，不僅讓我更深層次的對課本的理論知識深入了理解，而且還讓我對分析事物的邏輯思維能力得到了鍛煉，提高了實際動手能力，下面談一下就這一周實訓(xùn)中我自己的一些心得體會?？偟膩碚f，這次實訓(xùn)我收獲很大。從整體上看來，實訓(xùn)課題的內(nèi)容實現(xiàn)的功能都能實現(xiàn)，但也存在著不足和需要進(jìn)一步改進(jìn)的地方，為我今后的學(xué)習(xí)和工作奠下了堅實的基礎(chǔ)。對編程軟件的界面及操作有了更好的熟悉。通過這次課程設(shè)計，培養(yǎng)了我們共同合作的能力。本次設(shè)計過程中得到我們老師的悉心指導(dǎo)。篇二：南京理工大學(xué)eda設(shè)計實驗報告摘 要通過實驗學(xué)習(xí)和訓(xùn)練，掌握基于計算機(jī)和信息技術(shù)的電路系統(tǒng)設(shè)計和仿真方法。掌握設(shè)計電路參數(shù)的方法。(調(diào)節(jié)電位計)，觀察電路出現(xiàn)飽和失真和截止失真的輸出信號波形，并測試對應(yīng)的靜態(tài)工作點值。、截止失真和不失真且信號幅度盡可能大時的輸出信號波形圖，并給出三種狀態(tài)下電路靜態(tài)工作點值。三、實驗步驟實驗原理圖：飽和失真時波形：此時靜態(tài)工作點為：所以，i（bq）=i(cq)=u(beq)= u(ceq)= 截止失真時波形：此時靜態(tài)工作點為：所以，i(bq)=i(cq)=u(beq)= u(ceq)= 最大不失真時波形：篇三：eda實驗總結(jié)報告 數(shù)字eda實驗 實驗報告學(xué)院： 計算機(jī)科學(xué)與工程學(xué)院 專業(yè)： 通信工程 學(xué)號： 0941903207 姓名： 薛蕾 指導(dǎo)老師： 錢強(qiáng)實驗一 四選一數(shù)據(jù)選擇器的設(shè)計一、實驗?zāi)康氖煜uartus ii軟件的使用。從多路輸入信號中選擇其中一路進(jìn)行輸出的電路稱為數(shù)據(jù)選擇器。d0、ddd3 ：輸入數(shù)據(jù) aa0 ：地址變量由地址碼決定從４路輸入中選擇哪１路輸出。三．實驗內(nèi)容分別采用原理圖和vhdl語言的形式設(shè)計4選1數(shù)據(jù)選擇器對所涉及的電路進(jìn)行編譯及正確的仿真。s :in std_logic_vector(1 downto 0)。3/8 譯碼器的邏輯功能如下：本實驗要求使用vhdl語言描述3/8譯碼器，并在實驗平臺上面實現(xiàn)這個譯碼器。所用器件eda實驗箱、ep1k10tc1003器件。另外，如果已經(jīng)有設(shè)計文件存在，可以按file 菜單里面的open 來選擇你的文件。五、ｖｈｄｌ源程序： library ieee。輸出端7個端口 end entity。在以后的實習(xí)中一定要先找好好用的實驗箱。輸入信號為d0，d1，d2，d3，相應(yīng)的輸出8段為a、b、c、d、e、f、g、dp。演示花型3種：(1)從左向右順次序亮，全亮后逆次序漸滅；(2)從中間到兩邊對稱地漸亮，全亮后仍由中間向兩邊滅；(3)8路燈分兩半，從左向右順次漸亮，全亮后則全滅。通過此次實訓(xùn)，引導(dǎo)學(xué)生提高和培養(yǎng)自身創(chuàng)新能力，為后續(xù)課程的學(xué)習(xí)，畢業(yè)設(shè)計制作以及畢業(yè)后的工作打下堅實的基礎(chǔ)。彩燈控制器是以高低電平來控制彩燈的亮與滅。： 74ls194具有雙向移位，并行輸入/輸出，保持?jǐn)?shù)據(jù)和請您功能，其中s1,s0為工作方式控制端，sl/sr為左移/右移數(shù)據(jù)輸入端，,為并行數(shù)據(jù)輸入端，q0q3依次為由低位到高位的4位輸出端，當(dāng)cr非等于零時，清零，無論其他輸入如何，寄存器清零，由4 中工作方式：當(dāng)cr非等于1時，s1=s2=0，且cp為低電平，保持功能q0q3保持不變，且與cp,sr,sl信號無關(guān)。第四篇：EDA實訓(xùn)心得實訓(xùn)心得短暫的一周實訓(xùn)已經(jīng)過去了，對于我來說這一周的實訓(xùn)賦予了我太多實用的東西了，不僅讓我更深層次的對課本的理論知識深入了理解，而且還讓我對分析事物的邏輯思維能力得到了鍛煉，提高了實際動手能力，下面談一下就這一周實訓(xùn)中我自己的一些心得體會?？偟膩碚f，這次實訓(xùn)我收獲很大。從整體上看來，實訓(xùn)課題的內(nèi)容實現(xiàn)的功能都能實現(xiàn)，但也存在著不足和需要進(jìn)一步改進(jìn)的地方，為我今后的學(xué)習(xí)和工作奠下了堅實的基礎(chǔ)。對編程軟件的界面及操作有了更好的熟悉。通過這次課程設(shè)計，培養(yǎng)了我們共同合作的能力。本次設(shè)計過程中得到我們老師的悉心指導(dǎo)。第五篇：EDA實訓(xùn)心得體會EDA實訓(xùn)心得體會經(jīng)過一周的EDA實訓(xùn)，我也基本掌握了這個軟件的使用方法，也體會到了這款軟件的實用性。實現(xiàn)這種進(jìn)步的主要原因就是微電子技術(shù)和電子技術(shù)的發(fā)展。這不僅僅是由于VHDL 作為一種硬件描述語言的學(xué)習(xí)需要了解較多的數(shù)字邏輯方面的硬件電路知識，包括目標(biāo)芯片基本結(jié)構(gòu)方面的知識更重要的是由于VHDL 描述的對象始終是客觀的電路系統(tǒng)。因而程序設(shè)計者也幾乎只需以一維的思維模式就可以編程和工作了。EDA實訓(xùn)心得體會篇【二】短暫的一周實訓(xùn)已經(jīng)過去了，對于我來說這一周的實訓(xùn)賦予了我太多實用的東西了，不僅讓我更深層次的對課本的理論知識深入了理解，而且還讓我對分析事物的邏輯思維能力得到了鍛煉，提高了實際動手能力，下面談一下就這一周實訓(xùn)中我自己的一些心得體會。總的來說，這次實訓(xùn)我收獲很大。從整體上看來，實訓(xùn)課題的內(nèi)容實現(xiàn)的功能都能實現(xiàn)，但也存在著不足和需要進(jìn)一步改進(jìn)的地方，為我今后的學(xué)習(xí)和工作奠下了堅實的基礎(chǔ)。對編程軟件的界面及操作有了更好的熟悉。通過這次課程設(shè)計，培養(yǎng)了我們共同合作的能力。本次設(shè)計過程中得到我們老師的悉心指導(dǎo)。