【正文】 算器和存儲器部分由硬件搭線完成，主存使用 6116 芯片實現(xiàn)，控存與主存分開，使用 2816 芯片實現(xiàn)，然后時序控制部分選擇用 FPGA 方式下載，最后匯總在一起，形成實現(xiàn)所有功能的整體計算機系統(tǒng)。 操作數(shù)尋址方式設(shè)計 ? 寄存器尋址：利用 AC（ 74LS373）寄存器進行尋址； ? 直接尋址：根據(jù)指令中的 ADDR 所指向的地址得到主存相應(yīng)數(shù)據(jù)； ? 隱含尋址：利用 AC（ 74LS373）寄存器，對于需要雙操作數(shù)的機器指令只提供一個操作數(shù)，另一操作數(shù)隱含在 AC 中。 微指令設(shè)計流程：因為事先必須確定好電路才能得出各個控制點，因此根據(jù)完整的電路的各個可控信號確定了 16 個控制點，在這個過程中，實際有的控制點不止 16個，因此我們采取了一些措施，部分控制點合并，另外一些改成了直接采用節(jié)拍控制，最終將控 制點的數(shù)目控制在了 16 個，然后設(shè)計了取址公操作部分各個控制點的值，形成了取址公操作的編碼，然后在此基礎(chǔ)上修改各個控制點的值，形成了一個大概的指令編碼表，然后在實踐中檢驗、糾錯、修改，最后得到完整的微指令設(shè)計表。 而每一行代碼又可分為 3 部分，比如我們設(shè)計的微程序地址四位，數(shù)據(jù)八位，指令八位，因此我們的程序中，前四位二進制數(shù)字表示程序執(zhí)行的地址，即 PC 計數(shù)器的內(nèi)容，后八位是指令，指令的前四位對應(yīng)的是操作碼，需送入控存譯碼，進而得到具體操作，后四位是數(shù)據(jù)地址，返送回內(nèi)存讀取數(shù)據(jù)。 . 表 74181 芯片引腳及其引腳說明 74LS157 如圖 所示 表 74167 芯片引腳及其引腳說明 74LS161 如圖 所示 表 74161 芯片引腳及其引腳說明 74LS395 如圖 所示 表 74181 芯片引腳及其引腳說明 6116 如圖 所示 表 6116 芯片引腳及其引腳說明 2816 如圖 所示 表 2816 芯片引腳及其引腳說明 74LS244 如圖 所示 表 74LS244 芯片引腳及其引腳說明 74LS373 如圖 所示 表 74181 芯片引腳及其引腳說明 硬件實現(xiàn) 硬件原理圖 本次我們采用的方案是微程序控制，且主、控存分開的方案，即采用微程序控制方式，實現(xiàn)主存 儲器（ MM）和微程序控制存儲器（ CM）不共用一個存儲器的方式完成方案的設(shè)計。000?amp。如圖 所示 圖 存儲器電路引腳圖 選擇電路的實現(xiàn) 采用了 157 芯片作為選擇控制，從 161 芯片或者是作為 IR 的 373 芯片的兩個輸出中選擇一個作為其輸出。 1指令格式 本次指令設(shè)計格式遵循常見指令格式設(shè)計原則，機器指令共占 8 位，其中高四位為操作碼 OP，低四位為操作數(shù)地址 ADDR，見表 描述： 7—— 4 位 3—— 0位 OP ADDR 表 系統(tǒng)指令格式 指令格式 編碼及其格式說明如表 所示： 指令全稱 指令地址 指令功能 LOAD ADDR 0001 取操作數(shù)指令，將 ADDR 所指向的內(nèi)存單元中的操作數(shù)取出，然后打入 AC 中 STORE ADDR 0010 回存指令，將計算結(jié)果回存打入地址 ADDR 所指向的內(nèi)存單元 MM 中 JMP ADDR 0011 跳轉(zhuǎn)指令，使程序跳轉(zhuǎn)到地址 ADDR 所指向的單元，然后讀取下一條指令（依賴 PC） ADD ADDR 0100 加法指令，實現(xiàn)（ AC）加（ ADDR），且將結(jié)果打入 AC SUB ADDR 0101 減法指令，實現(xiàn)（ AC）減（ ADDR），且將結(jié)果打入 AC AND ADDR 0110 與指令，實現(xiàn)（ AC） amp。 IRA→μ AR 開始 PC+1→ PC IRB→ MM 傳數(shù) A LDDR2 bus→ BUS WR 取指公操作 M2 JMP 指令如圖 所示 圖 JMP 指令流程圖 μ AR清零 PC→ MM RD、 LDIR IRA→μ AR 開始 PC+1→ PC IRB→ PC 取指公操作 M1 M2 END 指令如圖 所示 圖 END 指令流程圖 ADD 指令如圖 所示 注：所有的雙操作數(shù)運算指令均和 ADD 相同 M2 μ AR清零 PC→ MM RD、 LDIR。 時序產(chǎn)生設(shè)計 選擇 JZYL— Ⅱ型計算機組成原理實驗臺左半邊的時序電路部分，通過其中的 TT T T4 來作為時序控制中的 T1—— T4，同時通過一片正沿 雙 D 觸發(fā)器 74LS74和一片反相器 74LS04 作為產(chǎn)生時序控制中所需的 M1 與 M2（其中 =M2）；其時序部分的接線如下： T T T T4：接邏輯控制電路的輸入； START：接脈沖 P1； STOP：接微指令設(shè)計中的第一位 C0； CLK：接某一頻率控點； SEL：接地，持續(xù)產(chǎn)生 T T T T4； M M2：接邏輯控制電路的輸入。 BUS→ bus； LDAC； =H； Up_244=L； AC_G=H； T3 空 空 T4 空 空 表 LOAD 指令設(shè)計流程 ③ ： STORE 指令（ M1同取指公操作，只列出 M2的設(shè)計）：如表 T 節(jié) 拍 功能或所需數(shù)據(jù)流向 所需控制信號值 T1 IRB→ MM S2=S1=H T2 空 空 T3 傳操作數(shù) A； LDDR2； （ S3， S2， S1， S0， M，） =（ LLLLLH）； DR2_G=H， DR2_Ctrl=L； T4 DR2out； bus→ BUS； WR； DR2_G=L， DR2_Ctrl=L； Down_244=L； =L； 表 STORE 指令設(shè)計流程 ④ ： JMP 指令（ M1 同取指公操作，只列出 M2 的設(shè)計）：如表 T 節(jié)拍 功能或所需數(shù)據(jù)流向 所需控制信號值 T1 IRB→ PC PC_ =L（ PC_CEP/CET=L） T2 空 空 T3 空 空 T4 空 空 表 JMP 指令設(shè)計流程 ⑤ ： ADD 指令（ M1 同取指公操作，只列出 M2 的設(shè)計）：如表 注：所有雙操作數(shù)指令（ SUB， AND， Fab， NOT D， ⊙等 ）流程均同 ADD，區(qū)別只是（ S3， S2， S1， S0， M，）序列值不同而已，此處不再贅述，類比即可。3 Load 1 0000 0001 0101 加 2 0001 0100 0110 減 2 0010 0101 0111 AND 3 0011 0110 1000 END 0100 1100 1111 操作數(shù) A =1 0101 0000 0001 操作數(shù) B =2 0110 0000 0010 操作數(shù) C =2 0111 0000 0010 操作數(shù) D =3 1000 0000 0011 最后結(jié)果為 1 檢測 store/Jump Load 0000 0001 1100 Store 0001 0010 1111 Jump 0010 0011 0111 ? Store 0111 0010 1110 End 1000 1100 1111 地址原來存的數(shù) 1100 1010 1010 1110 0000 0000 1111 0000 0000 指令執(zhí)行完后 地址存的新數(shù)據(jù)： 1100 1010 1010 1110 1010 1010 1111 1010 1010 并且成功看到 PC數(shù)值的變化，即完成了跳轉(zhuǎn)！ 實驗過程與調(diào)試 仿真 實驗中的時序電路部分采用了波形仿真，主要用于檢驗電路能否實現(xiàn)預(yù)期的效果，出現(xiàn)問題也主要是根據(jù)波形仿真去發(fā)現(xiàn)錯誤然后改正，對于時序電路的仿真圖 所示： 圖 時序仿真圖 主要故障與調(diào)試 故 障 1—— 雙周期運行不正常 解決：當(dāng)初在時序設(shè)計中，我們決定采用的是雙周期來實現(xiàn)指令，并且在波形仿真時得到了完全正確的結(jié)果，但是在下載后具體連線檢驗時，發(fā)現(xiàn)了問題，雙周期的運行并不對， M1 周期比 M2 周期長很多，準(zhǔn)確是 M2 很短，然后我們仔細對比后，發(fā)現(xiàn)是 M2 沒有實現(xiàn)完整的 4 個節(jié)拍，經(jīng)過一系列排錯，發(fā)現(xiàn)是時序電路的信號有問題， T0 節(jié)拍并不靈敏，單獨用燈檢測是發(fā)現(xiàn) T0 節(jié)拍的燈并不是藍紅交錯的閃爍，而是藍一下，然后暗了，后來換了一個節(jié)拍，發(fā)現(xiàn)雙周期待運行正常了！ 故障 2 —— AC 累加器顯示燈有信號沖突 當(dāng) 我們連接完整個運算器部分，然后檢測電路的正確性時，發(fā)現(xiàn)了 AC 的接出燈的紅燈很暗，而藍燈很正常，因此認為產(chǎn)生了信號沖突，于是開始對整個電路進行檢查，發(fā)現(xiàn)電路連接正常，并且 373 的使能端和 244 的高阻端控制也很正確，但是信號沖突一直存在著，即使是換過一些數(shù)據(jù)結(jié)果也會出現(xiàn)相應(yīng)的情況，最后檢測芯片時，發(fā)現(xiàn)時 181 芯片的輸入端有信號輸出，于原來的輸入產(chǎn)生了沖突，最后問老師才知道181 芯片在通電時偶爾會出現(xiàn)這樣的情況，換了 181 芯片后問題終于得到了解決！ 故障 3—— load 指令導(dǎo)致其他指令運行不正確 我們 設(shè)計指令時，因為得到的控制點數(shù)目超過了 16，所以有一些控制點選擇了接到節(jié)拍信號上，所以隨著節(jié)拍信號，一些開關(guān)也是隨之每條指令都會打開，我們的 load指令的微程序控制便是因為連接的節(jié)拍，導(dǎo)致了一些運算指令因為 373 的使能和 244的高阻打開的不是時候而出現(xiàn)了一系列問題，最后重新合并了一些控制結(jié)點，將 load單獨做了一個控制位才使問題解決！ 故障 4—— Quartus 無法編譯原理圖 在設(shè)計完原理圖，用 Quartus 編譯時，發(fā)現(xiàn)有錯誤，發(fā)現(xiàn)是因為已經(jīng)過了使用期限，因此無法正常使用，最后發(fā)現(xiàn)了兩個辦法解決問題 ：第一、使用教程中的破解方法生成一個 license。mega 這個文件，就要將文件中的序列號改 成我們主機中 quartus 的序列號，這樣才能正常下載。其余程序均可按照下述方法和步驟進行設(shè)計，不在贅述。作了如下幾點工作： 1） 完成方案總結(jié)： 本次組成原 理課程設(shè)計難度還是相對較大的，在老師的指導(dǎo)和幫助以及我們自己的努力下，最終成功的設(shè)計出了一臺基于微指令設(shè)計和 FPGA 的支持自有指令系統(tǒng)的簡單計算機系統(tǒng)。 3） 其他需要總結(jié)的內(nèi)容： 在本次課程設(shè)計， 我們采用的方案是微程序控制，且主、控存分開的方案，即采用微程序控制方式，實現(xiàn)主存儲 器（ MM）和微程序控制存儲器（ CM）不共用一個存儲器的方式完成方案的設(shè)計；同時在實施的過程中，采用部分電路用 FPGA 方式下載、部分電路用硬件搭建的方式完成。通過這次實驗也確實加深了我對組成原理這門課的理解，對馮諾依曼體系結(jié)構(gòu)的計算機有了一定的認識，同時也學(xué)到了很多在組原課上沒有詳細介紹過的知識，如數(shù)據(jù)通路、時序電路等，通過我們自己設(shè)計了一個簡單的計算機系統(tǒng)，我們將這些知識完完整整的融 匯在一起，應(yīng)用了一遍，讓我有深刻的感觸，同時這次也接觸到了 FPGA 的下載，了解了一些相關(guān)的注意事項和操作，再者也讓我學(xué)會了 Quartus 的使用方法，學(xué)會使用這么一款強大的軟件確實是獲益匪淺啊。 ? 在用 PFGA 下載之前一定要記得修改相關(guān)的設(shè)置，并修改序列號，否則會出現(xiàn)無法下載的情況！ ? 還有就是連線時候，最好不要兩個人同時在實驗臺上連接，這樣出現(xiàn)問題的幾率最大，因為兩個人的思維和連線方式及習(xí)慣都不一樣，所以可以兩人一個負責(zé)連線，一個負責(zé)報引腳號！ ? 最后還有一點就是實驗要保持冷靜，這個實驗的工程量還是相對比較巨大的，因此不出現(xiàn)錯誤應(yīng)該說一般情況下是不可能的，我們也出現(xiàn)了很多錯誤，關(guān)鍵還是不要驚慌，按照自己的思路來搜尋錯誤的根源，然后