cpld第2章-預(yù)覽頁(yè)
【正文】 言，有VHDL和 Verilog—HDL 等，它們都已成為 IEEE標(biāo)準(zhǔn)。 使用場(chǎng)合：適合用于時(shí)序邏輯和有重復(fù)性的邏輯函數(shù)；系統(tǒng)軟件可以根據(jù)用戶定義的輸入／輸出波形自動(dòng)生成邏輯關(guān)系。 設(shè)計(jì)處理主要包括以下五個(gè)內(nèi)容： 11數(shù)字系統(tǒng)設(shè)計(jì)與數(shù)字系統(tǒng)設(shè)計(jì)與 CPLD應(yīng)用應(yīng)用 1. 語(yǔ)法檢查和設(shè)計(jì)規(guī)則檢查 設(shè)計(jì)輸入完成之后，在編譯過(guò)程中首先進(jìn)行語(yǔ)法檢驗(yàn)，如檢查原理圖有無(wú)漏連信號(hào)線，信號(hào)有無(wú)雙重來(lái)源，文本輸入文件中關(guān)鍵串有無(wú)輸錯(cuò)等各種語(yǔ)法錯(cuò)誤，并及時(shí)列出錯(cuò)誤信息報(bào)告供設(shè)計(jì)者修改；然后進(jìn)行設(shè)計(jì)規(guī)則檢驗(yàn)，檢查總的設(shè)計(jì)有無(wú)超出器件資源或規(guī)定的限制并將編譯報(bào)告列出，指明違反規(guī)則情況以供設(shè)計(jì)者糾正。如果整個(gè)設(shè)計(jì)不能裝入一片器件時(shí)，可以將整個(gè)設(shè)計(jì)自動(dòng)劃分 (分割 )成多塊并裝入同一系列的多片器件中去。對(duì) CPLD來(lái)說(shuō)，是產(chǎn)生熔絲圖文件，即 JEDEC文件 (電子器件工程聯(lián)合會(huì)制定的標(biāo)準(zhǔn)格式，簡(jiǎn)稱 JED文件 )，對(duì)于FPGA來(lái)說(shuō)，是生成位流數(shù)據(jù)文件 (Bitstream Generation)。仿真前，要先利用波形編輯器或硬件描述語(yǔ)言等建立波形文件或測(cè)試向量 (即將所關(guān)心的輸入信號(hào)組合成序列 )，仿真結(jié)果將會(huì)生成報(bào)告文件和輸出信號(hào)波形，從中便可以觀察到各個(gè)節(jié)點(diǎn)的信號(hào)變化。實(shí)際上這也是與實(shí)際器件工作情況基本相同的仿真。 基于 SRAM的 FPGA可以由 EPROM或其它存儲(chǔ)體進(jìn)行配置。這種重構(gòu)或修改可以在產(chǎn)品設(shè)計(jì)、制造過(guò)程中的每個(gè)環(huán)節(jié)，甚至在交付用戶之后進(jìn)行。因此 ISP技術(shù)有利于提高系統(tǒng)的可靠性，便于系統(tǒng)板的調(diào)試和維修。器件的編程信息數(shù)據(jù)用 E2CMOS元件存儲(chǔ)， E2CMOS元件按行和列排成陣列，編程時(shí)通過(guò)行地址和數(shù)據(jù)位對(duì) E2CMOS元件尋址。23數(shù)字系統(tǒng)設(shè)計(jì)與數(shù)字系統(tǒng)設(shè)計(jì)與 CPLD應(yīng)用應(yīng)用 由于器件是插在目標(biāo)系統(tǒng)中或線路板上進(jìn)行編程，因此 在系統(tǒng)編程的關(guān)鍵是編程時(shí)如何使芯片與外系統(tǒng)脫離 。當(dāng) ispEN＝ 1時(shí)，器件為正常工作狀態(tài)， ispEN=0時(shí)，器件所有的 I／ O端被置成高阻狀態(tài)，因而割斷了芯片與外電路的聯(lián)系，避免了被編程芯片與外電路的相互影響。它可以利用串口的 BitBlaster串行下載或利用并口的 ByteBlaster并行下載。28數(shù)字系統(tǒng)設(shè)計(jì)與數(shù)字系統(tǒng)設(shè)計(jì)與 CPLD應(yīng)用應(yīng)用圖 利用 PC機(jī)和編程電纜對(duì) ISP—PLD 編程 29數(shù)字系統(tǒng)設(shè)計(jì)與數(shù)字系統(tǒng)設(shè)計(jì)與 CPLD應(yīng)用應(yīng)用 ISP器件編程 這種在系統(tǒng)編程方法是將編程數(shù)據(jù)存儲(chǔ)在目標(biāo)板上的 EPROM中，當(dāng)目標(biāo)板上電時(shí)自動(dòng)對(duì) ISP器件進(jìn)行編程。其特點(diǎn)是各片共用一套 ISP編程接口，每片的 SDI輸入端與前一片的 SDO輸出端相連，最前面一片的 SDI端和最后一片的 SDO端與 ISP編程口相連，構(gòu)成一個(gè)類似移位寄存器的鏈形結(jié)構(gòu)。由于 ISP器件允許在設(shè)計(jì)、測(cè)試和制造過(guò)程中和器件焊接在電路板的條件下重構(gòu)系統(tǒng)，這種能力給樣機(jī)設(shè)計(jì)、電路板調(diào)試、系統(tǒng)制造和系統(tǒng)升級(jí)帶來(lái)革命性的變化。34數(shù)字系統(tǒng)設(shè)計(jì)與數(shù)字系統(tǒng)設(shè)計(jì)與 CPLD應(yīng)用應(yīng)用167。35數(shù)字系統(tǒng)設(shè)計(jì)與數(shù)字系統(tǒng)設(shè)計(jì)與 CPLD應(yīng)用應(yīng)用 BST結(jié)構(gòu)不需要使用外部的物理測(cè)試探針來(lái)獲得功能數(shù)據(jù)，它可以在器件 (必須是支持 JTAG技術(shù)的 ISP可編程器件 )正常工作時(shí)進(jìn)行。36數(shù)字系統(tǒng)設(shè)計(jì)與數(shù)字系統(tǒng)設(shè)計(jì)與 CPLD應(yīng)用應(yīng)用圖 邊界掃描測(cè)試方法示意圖 37數(shù)字系統(tǒng)設(shè)計(jì)與數(shù)字系統(tǒng)設(shè)計(jì)與 CPLD應(yīng)用應(yīng)用38數(shù)字系統(tǒng)設(shè)計(jì)與數(shù)字系統(tǒng)設(shè)計(jì)與 CPLD應(yīng)用應(yīng)用 通過(guò) JTAG測(cè)試端口實(shí)現(xiàn)對(duì) ISP器件的在系統(tǒng)編程，可以很容易的完成電路測(cè)試
語(yǔ)文相關(guān)推薦
鄂ICP備17016276號(hào)-1