【正文】 ，最高數(shù)據(jù) 存取頻率 133MHz，可直接與大容量、低成本的 SDRAM 芯片無縫連接。 當(dāng)前在國內(nèi)外市場上，對視頻數(shù)據(jù)的采集壓縮主要有三種方式：基于 PC機(jī)的視頻采集壓縮系統(tǒng)、基于專用視頻壓縮芯片的視頻處理系統(tǒng)和基于高速通用視頻處理 DSP的視頻壓縮系統(tǒng)。目前視頻處理 DSP芯片的性能非常強(qiáng)大 ,并且價(jià)格 是 可以接受 的 ，采用 DSP來進(jìn)行圖像的壓縮編碼是可行的。 整個(gè)除了具有圖像采集，圖像壓縮功能之外，還加入了本地大容量存儲(chǔ)模塊以及網(wǎng)絡(luò)接口模塊，具備了較完整的視頻處理所需要的功能。 我國基于嵌入式技術(shù)的網(wǎng)絡(luò)視頻采集壓縮傳輸系統(tǒng)剛剛起步，所以研究并開發(fā)一種基于嵌入式系統(tǒng)的網(wǎng)絡(luò)視頻采集壓縮傳輸系統(tǒng)具有很大的工程實(shí)際意義。圖像模式識(shí)別的典型算法是卷積運(yùn)算，即乘累加，正好發(fā)揮 DSP軟、硬件的特長。最早發(fā)表 有關(guān)計(jì)算機(jī)處理圖像信息的文章的時(shí)間要追溯到 20世紀(jì) 50年代，隨著計(jì)算機(jī)以及硬件技術(shù)的高速發(fā)展，性能大幅度提高，而價(jià)格卻大幅度下降，無疑推動(dòng)了圖像處理技術(shù)的發(fā)展，圖像處理系統(tǒng)的發(fā)展大致上可以劃分為四個(gè)階段。圖像卡的體積較小，一般圖像卡 都是采用大規(guī)模集成電路甚至是制作專用集成電路，從而使價(jià)格降低了。與此同時(shí)數(shù)字信號(hào)處理各種算法日趨 完善，特別是運(yùn)算能力的很強(qiáng)的數(shù)字信號(hào)處理器 (DSP)的問世，使現(xiàn)代圖像處理 系統(tǒng)進(jìn)入了和計(jì)算機(jī)緊密結(jié)合的全數(shù)字體制的階段。 本課題研究的內(nèi)容 提出了一種通用的基于 DSP 的視頻采集系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)方法，介紹了系 統(tǒng)的軟件和硬件構(gòu)成，重點(diǎn)研究了系統(tǒng)軟件部分所涉及到的視頻采集處理，編 解碼，圖像實(shí)時(shí)顯示與控制等關(guān)鍵視頻技術(shù)。 . （ 5） 代碼移植，對代碼進(jìn)行修改，使之符合 DSP編程需要，把代碼移植到 DSP上，使之能在硬件平臺(tái)上實(shí)現(xiàn)。它不僅具有可編程性，而且其實(shí)時(shí)運(yùn)行速度可達(dá)每秒數(shù)以千萬條復(fù)雜指令程序，遠(yuǎn)遠(yuǎn)超過通用微處理器，是數(shù)字化電子世界中日益重要的電腦芯片。正是在這種情況下， 3G、 4G 通信才會(huì)不 斷地被推出，但是無論是 3G 還是 4G，未來通信都將離不開 DSP 技術(shù)（數(shù)字信號(hào)處理器 )， DSP 作為一種功能強(qiáng)大的特種微處理器 ,主要應(yīng)用在數(shù)據(jù)、語音、視像信號(hào)的高速數(shù)學(xué)運(yùn)算和實(shí)時(shí)處理方面，可以說 DSP 將在未來通信領(lǐng)域中起著舉足輕重的作用。以往是采用通用的 微處理器 來完成大量數(shù)字信號(hào)處理運(yùn)算，速度較慢，難以滿足實(shí)際需要；而同時(shí)使用位片式微處理器和快速并聯(lián)乘法器，曾經(jīng)是實(shí)現(xiàn) 基于 DSP的視頻采集與壓縮傳輸系統(tǒng)的設(shè)計(jì) 第 6 頁 共 83 頁 數(shù)字信號(hào)處理的有效途徑，但此方法器件較多，邏輯設(shè)計(jì)和程序設(shè)計(jì)復(fù)雜，耗電較大，價(jià) 格昂貴。數(shù)字信號(hào)處理器 DSP 增強(qiáng)了車載主機(jī)的性能和可用性，提高了音視頻質(zhì)量、提供了更多的靈活性和更快的設(shè)計(jì)周期。 Cradle 公司的 DSP 處理能力強(qiáng)大，而且其 I/O 外圍接口可編程，因此外設(shè)實(shí)現(xiàn)方便。 由于本系統(tǒng)是運(yùn)用于視頻采集壓縮系統(tǒng)，因此其特性直接決定了視頻采集壓縮系統(tǒng)核心 DSP 所需要具備的性能。 （ 2） 系統(tǒng)的管理是基于對網(wǎng)絡(luò)視頻服務(wù)器 IP 地址的列表管理，監(jiān)控端軟件能夠連接所有的前端網(wǎng)絡(luò) 視頻服務(wù)器，并將其 IP 地址列入管理清單；用戶還能夠任意選擇區(qū)域內(nèi)的音視頻通道。 以上這些特性決定了 DSP 芯片需要具備豐富的外設(shè)資源，以滿足網(wǎng)絡(luò)視頻監(jiān)控的需要。 本課題 針對市場客戶的需求，設(shè)計(jì)并實(shí)現(xiàn)了一款以 TVP5150 為視頻輸入解碼器，以 TLV320AIC23B 為音頻輸入采集電路，以 TMS320DM642 型 DSP 為核心處理器的多路視頻采集兼壓縮處理 PCI 板卡， 以 RTL8019AS 為網(wǎng)卡芯片， 并將其應(yīng)用于構(gòu)建高穩(wěn)定性 的 多媒體數(shù)字監(jiān)控系統(tǒng)，取得了較好的社會(huì)效益和經(jīng)濟(jì)效益。 DM642 芯片對輸入的音視頻流進(jìn)行壓縮編碼，編碼后的音視頻流通過以太網(wǎng)口 (EMAC)發(fā)送給遠(yuǎn)端的視頻服務(wù)器，從而實(shí)現(xiàn)遠(yuǎn)程視頻監(jiān)控。 TLV320AIC23B是一款高性能的立體聲音頻編解碼芯片。 TLV320AIC23B芯片的數(shù)字音頻接口包括了 LRCIN、 DIN、 LRCOUT、 DOUT和 BCLK等引腳。壓縮、發(fā)送、解壓縮和顯示文件所需的時(shí)間稱為延時(shí)。例如， MPEG4 Part 2解碼器就不能與 。嚴(yán)格來說， ITUR 應(yīng)該是隸屬 ITUR 的一個(gè)子協(xié)議。特點(diǎn)是先傳 Y，后傳 UV，同時(shí) 行場同步信號(hào)嵌入在數(shù)據(jù)流中 。傳統(tǒng)的 Inter主要提供數(shù)據(jù)業(yè)務(wù)，無線通信主要提供語音業(yè)務(wù)，而多媒體技術(shù)的日新月異，使得文本、語音、圖形、圖像和視頻綜合進(jìn)入 Inter和無線通信領(lǐng)域的需求日益增長。 （ 2） 從網(wǎng)絡(luò)的傳輸控制方面介紹了差錯(cuò)控制和擁塞控制。介紹了網(wǎng)絡(luò)仿真環(huán)境 Network Simulator 2，并用它實(shí)現(xiàn)了基本的網(wǎng)絡(luò)仿真實(shí)驗(yàn)。這個(gè)特性不僅強(qiáng)帶寬從 10 到20MBPS，而且避免了由于以太網(wǎng)頻道爭奪特性導(dǎo)致的讀出多路存取協(xié)議的問題。本系統(tǒng)是一個(gè)基于 DSP 的視頻采集要 求對視頻信號(hào)具備采集，實(shí)時(shí) 處理 ， 壓縮傳輸 。這兩級(jí) Cache 的支持大大提高了 CPU 的執(zhí)行效率。為了滿足視頻和圖象處理的需要，該系列 DSP 采用 VelociTI 體系結(jié)構(gòu)。 L2 是 L1 和外存儲(chǔ)器的中間層，容量較大，有 256kbit/s，是統(tǒng)一的存儲(chǔ)空間，即可同時(shí)存儲(chǔ)程序和數(shù)據(jù)。最優(yōu)配置需要在開發(fā)中根據(jù)經(jīng)驗(yàn)和實(shí)際的測試結(jié)果進(jìn)行選擇。 EDMA 時(shí)間出發(fā) 與 CPU中斷出發(fā)相類似，只要正確設(shè)置了 EDMA 通道，滿足觸發(fā)條件后在程序中便會(huì)自動(dòng)進(jìn)入相應(yīng)的 EDMA事件處理函數(shù)。 Linking 和 Chaining 使得僅僅被 CPU 初始配置之后， EDMA 能夠連續(xù)的自動(dòng)運(yùn)行。與視頻口相關(guān)的寄存器分為控制用寄存器、視頻捕獲寄存器、視頻捕獲 FIFO 寄存器、視頻顯示寄存器、視頻顯示 FIFO 寄存器等。 HPI 與 CPU存儲(chǔ)空間的互聯(lián)是通過 EDMA控制器實(shí)現(xiàn)的。對于 C64x 器件，像 DM642,通過 EDMA 控制器實(shí)現(xiàn) PCI 口和 DSP 的接口。 （ 4） 多路音頻串口 （ McASP） TMS320DM642 設(shè)備包含一個(gè)多聲道音頻串行端口（ McASP）接口外設(shè)（ McASP 0），為了多聲道音頻應(yīng)用需要， McASP 是一個(gè)被優(yōu)化了的串口。接收段的 McASP 支持的 TDM 同步串行格式。當(dāng)配置為輸入，可以通過內(nèi)部寄存器的狀態(tài)來探測輸入引腳的狀態(tài)。這些特性必將使得它得到廣泛的應(yīng)用。傳統(tǒng)的模擬電路的亮色分離存在著如下兩個(gè)缺點(diǎn)： （ 1） 模擬的亮色分離電路一般采用帶通濾波器和陷波器，但模擬濾波器結(jié)構(gòu)復(fù)雜，調(diào)整較繁，相頻特性不理想，常使亮色分離不干凈。另外，解碼器中還要恢復(fù)副載波信號(hào)來解調(diào)色差信號(hào)，恢復(fù)色副載波的頻率和相位的準(zhǔn)確度直接影響到解調(diào)的質(zhì)量。這里的視頻解碼芯片選用了 TI 公司生產(chǎn)的 TVP5150 芯片。 TVP5150A 解碼器還包括一組內(nèi)部寄存器 (地址從 00hFFh )，芯片的所有工作參數(shù)包括視頻特征 (色調(diào)、對 比度、明亮度、飽和度和尖銳度 )和其他一些相關(guān)的控制等都由 DM642 通過 I2C 串行端口在這些寄存器中設(shè)置。 I2C 總線作為單向的控制通道，實(shí)現(xiàn) DSP 對編解 碼器的配置。 圖 9 DM642 視頻口分配 DM642 上有兩個(gè)擴(kuò)展內(nèi)存接口總線， 分別為 EMIFA 和 EMIFB。在本系統(tǒng)中，片外設(shè)備包括： 2 塊 4M 32bit， 133MHz 速率的 SDRAM、 1 塊 64Mbit 的 FLASH 以及 TI 的 UART。 SDRAM 具有如下特征： ? 信號(hào)與時(shí)鐘同步。 ? 多塊并行。 表 3 DM642 的 EMIF 的地址空間分配表 Chip select Function CE0 SDRAM bus CE1 8 bit Flash CE2 UART CE3 ? 數(shù)據(jù)突發(fā)傳輸。 本文中， DM642 的外部擴(kuò)展兩片 HY57V283220T 芯片，共 4M*64 位 SDRAM空間，選擇工作頻率為 133MHz 的 HY57V283220T 芯片。 目前市場上的 EPROM 工作電壓一般在 5V，與 的 DSP 芯片相連接時(shí) 需要考慮電平轉(zhuǎn)換問題，而且體積都比較大。 我們使用的是 AMD 公司的 AM29LV033C Flash 存儲(chǔ)器， 容量為 4M*8 位，單電源供電，電源電壓范圍為 ~，該芯片可以和 DM642 直接連接。 在 CPLD內(nèi)部擴(kuò)展控制 A[21:19]引腳信號(hào)的寄存器， DM642 通過操作寄存器端口實(shí)現(xiàn)遍歷 FLASH 芯片所有地址單元的任務(wù)。值得注意的是，由于在此設(shè)計(jì)中沒有采用硬件自動(dòng)跨頁訪問，在編寫 DSP 用戶程序時(shí)，如果涉及到 Flash 第 0 頁以后的讀寫，應(yīng)注意根據(jù)程序訪問的地址，控制 GPIO 的狀態(tài)。 圖 12 DM642 網(wǎng)絡(luò)接口與物理層設(shè)備的連接 電源模塊的設(shè)計(jì) 由于 DSP 系統(tǒng)工作頻率高，數(shù)據(jù)吞吐量大，所以功耗也相對較高。同樣，在關(guān)閉電 源時(shí)，如果內(nèi)核先掉電，也有可能產(chǎn)生大電流。因此供電系統(tǒng)的好壞將直接影響到開發(fā)的系統(tǒng)穩(wěn)定性，所以如何選擇適合的電源轉(zhuǎn)換芯片設(shè)計(jì)出高效率、高性能的供電系統(tǒng)具有極其重要的意義。 轉(zhuǎn)換效率可以簡單看成輸出與輸入電壓之比。其內(nèi)部的 FET 開關(guān)陣列以一定方式控制快速電容器的充電和放電，使輸入電壓以一定因數(shù) (， 2 或 3)倍增或降低，從而得到所需要的輸出電壓。盡管它與線性或電荷泵式器件相比要求更大的電路板面積，但對于要求更大電流的應(yīng)用來 說卻十分理想。 這三種電源變換器都有關(guān)閉電源控制功能或選通電源功能，在關(guān)閉狀態(tài)時(shí)一般耗電在 1uA 左右，而個(gè)別的可做到 10nA 的水平。 TMS320DM642 芯片的內(nèi)核電源電壓為 +，數(shù)字電源電壓為 +,能夠產(chǎn)生這兩路電源電壓的芯片很多，選擇 TPS54310 芯片提供 + 和 + 電源。在設(shè)計(jì) + 和 + 電源時(shí)需要注意， DM642 的內(nèi)核電源要先于數(shù)字電源上電，提供 + 電壓的 TPS54310 芯片 PWRGND 引腳要與提供 + 電壓的 TPS54310 芯片 SS/ENA 引腳連接在一起，從保證兩路電源上電時(shí)存在的先后順序。用它設(shè)計(jì)的視頻采集壓縮系統(tǒng)具有體積小、功耗低、穩(wěn)定性高且性能強(qiáng)大的特點(diǎn)，能夠很好的滿足嵌入式視頻采集壓縮系統(tǒng)的特殊要求。設(shè)備驅(qū)動(dòng)程序基于開發(fā)系統(tǒng)的芯片支持庫及 DSP/BIOS 開發(fā)工具，使得開發(fā)更加簡單易行，并且減 少了錯(cuò)誤概率。與單線程相比，提高了程序執(zhí)行效率，減少了代碼量。如通過 CPU 的執(zhí)行圖可以方便地看到用 BIOS 創(chuàng)建的內(nèi)核對象的運(yùn)行情況，以及通過統(tǒng)計(jì)工具獲得一些量化的信息等。 （ 3） 提高運(yùn)行效率。等程序框架開發(fā)成熟后再將 DSP 算法添加到應(yīng)用程序中。 （ 4） 在 CCS 下編譯、鏈接程序直至沒有錯(cuò)誤。 DSP 芯片支持庫 (CSL)介紹 TI 公司為其 DSP 產(chǎn)品提供了 CSL 庫函數(shù)，在程序 設(shè)計(jì)過程中利用 CSL 庫函數(shù)可以方便地訪問 DSP 的寄存器和硬件資源，提供 DSP 軟件的開發(fā)效率和速度。 CSL 根據(jù)一定的標(biāo)準(zhǔn)為片上外圍設(shè)備編程。 （ 3） 象征性的外圍描述。而頂層的服務(wù)層為用戶提供了應(yīng)用程序接口。 （ 3） 主機(jī)引導(dǎo) ： CPU 停留在復(fù)位狀態(tài) , DSP s 其余部分保持正常狀態(tài)。它最主要的功能是： （ 1） 配置 DSP 的 EMIFA 控制寄存器，包括配置全局控制寄存器 (GBLCTL )和各個(gè)空間控制寄存器 (CExCTL)以及 SDRAM 的控制寄存器 (SDCTL)、時(shí)序控制寄存器 (SDTIM)和擴(kuò)展控制寄存器 (SDEXT)等。 當(dāng)應(yīng)用程序大于 1K 字節(jié)時(shí)，需要將前 1K 的程序要做成加載器，也就是二級(jí) Bootloader，利用它把大型用戶程序從 Flash 搬入內(nèi)存。 圖 16 二級(jí) Bootloader 工作流程 設(shè)備驅(qū)動(dòng)程序設(shè)計(jì) DM642 驅(qū)動(dòng)模型 DM642 為設(shè)備驅(qū)動(dòng)開發(fā)者提供了一種類 / 微型驅(qū)動(dòng)模 (class/minidriver model)。所有的微型驅(qū)動(dòng)遵循了IOM(I/O Minidriver)接口，這種 IOM 接口是 TI 公司根據(jù)多種外圍設(shè)備，如串行接口，視頻接口， FLASH 等而設(shè)計(jì)的，具有一 定的通用性。 基于 DSP的視頻采集與壓縮傳輸系統(tǒng)的設(shè)計(jì) 第 36 頁 共 83 頁 SIO/DIO 是基于流的 I/O 模型，使用異步方式來操作 I/O，對于數(shù)據(jù)的讀寫、處理可以同時(shí)進(jìn)行。 GIO 模塊與其他兩個(gè)模塊相比，有一個(gè)很重要的特性，就是可以擴(kuò)展 API函數(shù)支持新的應(yīng)用領(lǐng)域，這樣就實(shí)現(xiàn)了對 GIO 類驅(qū)動(dòng)的擴(kuò)展。這種交換緩沖區(qū)的機(jī)制對于實(shí)時(shí)視頻信號(hào)的采集與顯示是十分重要的。 GIO_create 會(huì)為一個(gè)特定的 IOM 通道實(shí)例創(chuàng)建一個(gè) GIO 對象，這是類驅(qū)動(dòng)使用微型驅(qū)動(dòng)的第一步，首先創(chuàng)建對象及 IOM 通道，然后在此通道上進(jìn)行數(shù)據(jù)傳輸工作。 DDK是對每種 TMS320 系列 DSP 都提供的芯片支持庫 (Chip Support LibraryCSL)的補(bǔ)充， CSL 提供對外圍器件寄存器配置及初始化等的低級(jí)控制， DDK 完 全通過 CSL 基于 DSP的視頻采集與壓縮傳輸系統(tǒng)的設(shè)計(jì)