【正文】 期，干擾和抗干擾技術(shù)成為決定勝負(fù)的重要因素。 隨著擴(kuò)頻技術(shù)的發(fā)展， PLD(Programmable Logic Device，可編程邏輯器件 )技術(shù)在擴(kuò)頻通信領(lǐng)域的應(yīng)用也越來(lái)越廣泛。當(dāng)前，無(wú)論是軍事通信領(lǐng)域，還是商用通信領(lǐng)域，擴(kuò)頻通信技術(shù)都扮演著極其重要的角色。它不僅在軍事通信方面發(fā)揮著不可取代的優(yōu)勢(shì)，而且廣泛地滲透到了民用通信的各個(gè)方面，如衛(wèi)星通信、移動(dòng)通信、微波通信、無(wú)線電定位系統(tǒng)、無(wú)線局域網(wǎng)、全球個(gè)人通信等。 研究背景及意義 擴(kuò)頻通信，即擴(kuò)展頻譜通信技術(shù) (Spread Spectrum Communication)，是應(yīng)用頻譜展寬技術(shù)，實(shí)現(xiàn)加密、選址通信的一門新學(xué)科。隨著個(gè)人通信業(yè)務(wù)的發(fā)展以及全球定位系統(tǒng)的應(yīng)用，到現(xiàn)在為止，使用擴(kuò)頻技術(shù)的用戶已經(jīng)超過(guò)一億。在論文中列出了部分模塊的VHDL程序，并在 Quartus II 臺(tái)上完成各部分模塊的功能仿真。 近年來(lái)，隨著微電子技術(shù)和電子設(shè)計(jì)自動(dòng)化 (EDA)技術(shù)的迅速發(fā)展，以 FPGA 和 CPLD為代表的可編程邏輯器件借其設(shè)計(jì)方便靈活等特點(diǎn)廣泛應(yīng)用于數(shù)字信號(hào)處理領(lǐng)域。尤其是基于擴(kuò)頻理論的 CDMA 通信技術(shù)成為國(guó)際電聯(lián)規(guī)定的第三代移動(dòng)通信系統(tǒng)的主要標(biāo)準(zhǔn)化建議后，標(biāo)志著擴(kuò)頻通信技術(shù)在民用通信領(lǐng)域的應(yīng)用進(jìn)入了新階段。重點(diǎn)完成了對(duì)基帶擴(kuò)頻信號(hào)的相關(guān)解擴(kuò)和幾種同步捕獲電路的設(shè)計(jì)，將多種專用芯片的功能集成在一片大規(guī)模 FPGA 芯片上。 擴(kuò)頻技術(shù) (Spread Spectrum, SS)的歷史可以追溯到 20 世紀(jì) 50 年代中期，但是直到 80年代初，擴(kuò)頻技術(shù)仍然主要應(yīng)用在軍事通信和保密通信中。 為了更好地把握擴(kuò)頻技術(shù) 在無(wú)線通信中的應(yīng)用，本文首先介紹擴(kuò)頻技術(shù)的基本情況，然后回顧擴(kuò)頻技術(shù)的歷史，并對(duì)其研究現(xiàn)狀進(jìn)行討論，最后結(jié)合無(wú)線通信系統(tǒng)的發(fā)展趨勢(shì)，主要是第四代移動(dòng)通信系統(tǒng)（ 4G），著重研究擴(kuò)頻技術(shù)的發(fā)展趨勢(shì)及其在未來(lái)無(wú)線通信系統(tǒng)中的應(yīng)用。擴(kuò)頻通信已經(jīng)成為一種非常重要的通信方式，并且其應(yīng)用也越來(lái)越普及和廣泛。這種突破性的巨大飛躍使 30 分貝甚至 50 多分貝 (GPS)信噪比改善已 成為現(xiàn)實(shí)。第三代移動(dòng)通信三大主流標(biāo)準(zhǔn)： WCDMA、 CDMA20 TD—SCDMA 無(wú)一例外地采用了直擴(kuò)、 CDMA技術(shù)，這也標(biāo)志著擴(kuò)頻通信技術(shù)已經(jīng)成為第三代移動(dòng)通信系 統(tǒng)的核心技術(shù)之一。 搜索文檔 ：基于 FPGA 實(shí)現(xiàn) CDMA 擴(kuò)頻通信中同步系統(tǒng) 2 國(guó)內(nèi)外研究水平和發(fā)展趨勢(shì) 擴(kuò)頻技術(shù)的產(chǎn)生 擴(kuò)頻技術(shù)的最初構(gòu)想是在第二次世界大戰(zhàn)期間形成的。麻省理工學(xué)院林肯實(shí)驗(yàn)室開(kāi)發(fā)的擴(kuò)頻通信系統(tǒng) F9CA/Rake 系統(tǒng)被公認(rèn)為第一個(gè)成功的擴(kuò)頻通信系統(tǒng)，在該系統(tǒng)的研制過(guò)程中，首次提出了瑞克 (RAKE)接收的概念并成功應(yīng)用，該系統(tǒng)也是第一個(gè)真正實(shí)用的寬帶通信系統(tǒng)。一直到 80 年代初期，擴(kuò)頻通信的概念都只是在軍事通信系統(tǒng)中得到應(yīng)用，這種狀況到了 80 年代中期才得到改變美國(guó)聯(lián)邦通信 委員會(huì) (FCC)于 1985 年 5 月發(fā)布了一份關(guān)于將擴(kuò)頻技術(shù)應(yīng)用到民用通信的報(bào)告。1996 年 ， CDMA(Code Division Multiple Aeeess)系統(tǒng)投入運(yùn)營(yíng)。 擴(kuò)頻技術(shù)的最 初構(gòu)想是在第二次世界大戰(zhàn)期間形成的。另一方面，直序擴(kuò)頻則起源于導(dǎo)航系統(tǒng)中高精度測(cè)距。在此期間，噴氣實(shí)驗(yàn)室（ JPL）在其空間任務(wù)中完成了偽碼產(chǎn)生器的設(shè)計(jì)以及跟蹤環(huán)路的設(shè)計(jì)。美國(guó)聯(lián)邦通信委員會(huì)（ FCC）于 1985 年 5 月發(fā)布了一份關(guān)于將擴(kuò)頻技術(shù)應(yīng)用到民用通信的報(bào)告。 90 年代初 ， 在第一代模擬蜂窩通信系統(tǒng)的基礎(chǔ)上，出現(xiàn)了 PCS 研究的熱潮。采取第一種方案將要遇到巨大的政治和經(jīng)濟(jì)阻礙：當(dāng)時(shí)只有政府使用的一些頻段還比較寬松，因此只能是讓政府用戶換用其它頻段來(lái)為 PCS 騰出頻譜資源；同時(shí)換用頻段意味著已有設(shè)備的射頻部分需要改造。利用擴(kuò)頻碼的自相關(guān)特性能夠?qū)崿F(xiàn)對(duì)給定用戶信號(hào)的正確接收；將其他用戶的信號(hào)看作干擾，利用擴(kuò)頻碼的互相關(guān)特性，能夠有效抑制用戶之間的 干擾。擴(kuò)頻通信技術(shù)也在民用通信中找到更為廣闊的應(yīng)用空間 ,而關(guān)于 CDMA 技術(shù)的研究熱潮也一直延續(xù)到現(xiàn)在。而直擴(kuò)系統(tǒng)，即 DSCDMA 系統(tǒng)，在移動(dòng)通信系統(tǒng)中的應(yīng)用則成為擴(kuò)頻技術(shù)的主流。 碼捕獲 搜索文檔 ：基于 FPGA 實(shí)現(xiàn) CDMA 擴(kuò)頻通信中同步系統(tǒng) 4 同步的實(shí)現(xiàn)是直擴(kuò)系統(tǒng)中一個(gè)關(guān)鍵問(wèn)題。 目前對(duì)碼捕獲的研究主要集中在對(duì)周期較長(zhǎng)的碼實(shí)現(xiàn)捕獲的問(wèn)題，也就是快速捕獲的問(wèn)題。此外以前主要研究的是高斯信道 下的捕獲性能，現(xiàn)在則考慮到非高斯信道下的捕獲性能，以及在有頻偏等影響條件下捕獲性能。但是最優(yōu)的多用 戶接收機(jī)，其復(fù)雜度隨用戶數(shù)量成指數(shù)增長(zhǎng)，因此在實(shí)際通信系統(tǒng)中幾乎不可能實(shí)現(xiàn)?？紤]信道編碼的多用戶接收機(jī)又可以分為非迭 代接收機(jī)和迭代接收機(jī) 。軍事通信抗干擾的驅(qū)動(dòng)以及個(gè)人通信業(yè)務(wù)的驅(qū)動(dòng)使得擴(kuò)頻技術(shù)的抗干擾性能和碼分多址能力得到最大限度的挖掘。但是從用戶的觀點(diǎn)看， 4G 應(yīng)該具備以下的主要特征 ： ① 最大的靈活性 ,應(yīng)該能夠滿足在任何時(shí)間和地點(diǎn)，通過(guò)任何設(shè)備都可以實(shí)現(xiàn)通信； ② 降低成本， 4G 在實(shí)現(xiàn)比 3G 的傳輸速率高 1~2 個(gè)數(shù)量級(jí)的同時(shí)，還應(yīng)該使成本降為 3G 時(shí)的 1/10 或 1/100； ③ 個(gè)性化和綜合化的業(yè)務(wù) ， 不僅僅是保證每個(gè)人都能通過(guò)一個(gè)終端進(jìn)行通信，而 要在人周圍的家庭、辦公室以及熱點(diǎn)地區(qū)建立一個(gè)通用的信息環(huán)境，使每個(gè)人都可以根據(jù)需要以各種方式獲得信息。而另一種觀點(diǎn)則認(rèn)為，更重要的是將現(xiàn)有的和未來(lái)的通信系統(tǒng)集成，其中的網(wǎng)絡(luò)包括無(wú)線局域網(wǎng)（ WLANs）、無(wú)線個(gè)域網(wǎng)（ WPANs）、 Ad Hoc網(wǎng)絡(luò) 以及家庭局域網(wǎng)等，其中連接的設(shè)備則包括便攜式移動(dòng)終端、固定設(shè)備、個(gè)人電腦以及娛樂(lè)設(shè)備等。超寬帶 (UWB)技術(shù)可以看作是一種將傳輸帶寬極大擴(kuò)展以獲得高數(shù)據(jù)傳輸速率的擴(kuò)頻技術(shù)。此外，未來(lái)無(wú)線通信系統(tǒng)對(duì)短距離通信的高速數(shù)據(jù)傳輸也會(huì)提出更高的要求，而高速數(shù)據(jù)傳輸帶來(lái)的最大問(wèn)題就是頻譜資源緊缺。傳統(tǒng)的無(wú)線通信技術(shù)使用連續(xù)電波作為通信載波，即用某種調(diào)制方式將信號(hào)加載到連續(xù)電波上，并且連續(xù)電波被限定在小范圍的頻段上（一般約為 6 MHz）。 多載波調(diào)制技術(shù) 多載波調(diào)制技術(shù)，即正交頻分多址（ OFDM），是一種有效的傳輸高速數(shù)據(jù)的方法，它已經(jīng)成為一系列重要的高速數(shù)據(jù)傳輸應(yīng)用的標(biāo)準(zhǔn)。在這種系統(tǒng)中，要實(shí)現(xiàn)高速數(shù)據(jù)傳輸，要么使用高階調(diào)制犧牲系統(tǒng)性能，要么降低符號(hào)間隔使得信道帶寬增大。 為了解決串行系統(tǒng)遇到的許多困難，采用并行或多路數(shù)據(jù)系統(tǒng)是一種可能的解決方案。每個(gè)子信道都調(diào)制獨(dú)立的符號(hào)，這樣 N 個(gè)子信道就實(shí)現(xiàn)頻率分割。時(shí)域擴(kuò)展的多載波調(diào)制方案又可分為兩類。此外，在更通用的MCDSCDMA 方案則同時(shí)在頻域和時(shí)域?qū)π盘?hào)進(jìn)行擴(kuò)展，并被證明這種調(diào)制方案能夠適應(yīng)包括室內(nèi)、鄉(xiāng)村、郊區(qū)以及城市在內(nèi)的各種傳播環(huán)境，從而適應(yīng)未來(lái)無(wú)線通信系統(tǒng)的要求。而未來(lái)的通信系統(tǒng)要求為用戶提供通用的平臺(tái)，以滿足用戶在任何時(shí)間、任何地點(diǎn)通過(guò)任何設(shè)備接入網(wǎng)絡(luò)的要求。它在基站和移動(dòng)終端的軟件下載能力，對(duì)于運(yùn)營(yíng)商和制造商彌補(bǔ)軟件缺陷以及實(shí)現(xiàn)新功能和業(yè)務(wù)非常重要。 本論文的研究?jī)?nèi)容與結(jié)構(gòu) 本論文 主要是研究直接序列擴(kuò)頻通信系統(tǒng)（ DSSS）的同步數(shù)字技術(shù)設(shè)計(jì)和實(shí)現(xiàn)方法，重點(diǎn)對(duì)為隨機(jī)碼序列的同步進(jìn)行深入的研究和分析，以及對(duì)數(shù)字?jǐn)U頻通信系統(tǒng)全 FPGA 設(shè)計(jì)和實(shí)現(xiàn)進(jìn)行了詳細(xì)的介紹。 第 4 章 闡述了發(fā)送端 各個(gè)模塊的具體設(shè)計(jì)。 第 7 章 對(duì)全文進(jìn)行了總結(jié) ， 并對(duì)未來(lái)所需要做的工作提出展望。 頻分多址（ FDMA）是發(fā)送端對(duì)所發(fā)的信號(hào)的頻率參量進(jìn)行正交分割，形成許多互不重疊的頻帶。在接收端利用時(shí)間的正交性，通過(guò)時(shí)間選擇（選通門），從混合信號(hào)中選出相應(yīng)的信號(hào)。 碼分多址抗干擾最強(qiáng)、頻率利用率更高 ,技術(shù)難度大。其基本工作原理簡(jiǎn)要敘述如下。 ???? = ∑ ????(??)????=1 = ∑ ????(??)????(??)??(??)????=1 ，進(jìn)行相關(guān)檢測(cè)，取出相關(guān)信號(hào) 。 圖 23碼分多址收發(fā)系統(tǒng)示意圖 調(diào)制 調(diào)制 功放 功放 混頻 解調(diào) 積分 判決 d 1 S 1 w 1 d k S k w k w k R 采樣 搜索文檔 ：基于 FPGA 實(shí)現(xiàn) CDMA 擴(kuò)頻通信中同步系統(tǒng) 10 圖 24 碼分多址原理波形示意圖 與各自對(duì)應(yīng)的地址碼相乘后的波形 S1~S4 由圖 24 中給出。此時(shí)，雖然解調(diào)輸出 R 端的波形是 S1~S4 的疊加，但是，因?yàn)橐邮艿氖怯脩?2 的信息數(shù)據(jù)，本地產(chǎn)生的地址碼與用戶2 的地址碼相同，經(jīng)過(guò)相關(guān)檢測(cè)后，用戶 4 所發(fā)出的信號(hào)加到采樣、判決電路前的信號(hào)是 0，對(duì)信號(hào) 的采樣、判決沒(méi)有影響。采樣、判決電路的輸出信號(hào)是 r3={1}，是用戶 3 所發(fā)出的信息數(shù)據(jù)。 第一，要達(dá)到多路多用戶的目的就要有足夠多的地址碼，而這些地址碼又要有良好的自相關(guān)特性。這是碼分多址最主要的環(huán)節(jié)。以上是實(shí)現(xiàn)碼分多址的必備條件，也是實(shí)現(xiàn)碼分多址的三大關(guān)鍵技術(shù)。 1. 窄帶和寬帶通信系統(tǒng) （ 1） 定義 :設(shè) R 為待傳送信息碼元速率 ,T 為信息碼元的接續(xù)時(shí)間 ,F 為傳送信號(hào)擴(kuò)頻碼序列 (chip)所占用的帶寬。碼分多址 CDMA 就是一類典型的擴(kuò)頻寬帶通信系統(tǒng)。而任何不匹配的的輸入信號(hào)則被本地碼擴(kuò)展至本地碼的帶寬或更寬的的頻帶上。 （ 2）干擾容限 (Mj) 干擾容限是在保證系統(tǒng)正常工作的條件下 (保證輸出端一定的的信噪比 ),接收機(jī)輸入端能承受的干擾信號(hào)比有用信號(hào)高出的分貝（ dB）數(shù)。這表明該系統(tǒng)最大能承受 20dB(100 倍 )的干擾，即當(dāng)干擾信號(hào)功率超過(guò)有用信號(hào)功率 20dB 時(shí)，該系統(tǒng)不能正常工作，而二者之差不大于 20dB 時(shí) ,系統(tǒng)仍能正常工作。 C 為信道容量。 （ 3）在移動(dòng)通信中，信噪比 S/N 是最主要的矛盾，為了提高信噪比， 可以不惜一切手段。 (2) 擴(kuò)頻系統(tǒng)抗干擾性強(qiáng)的物理解釋是 :在允許的一定誤碼率的條件下 ,可以實(shí)現(xiàn)很低的S/N 值下進(jìn)行通信 ,即允許很強(qiáng)的干擾。 (5) 易于實(shí)現(xiàn)大容量多址通信 ,時(shí)頻二維地址劃分使?jié)撛诘刂窋?shù)量增大。 東華 理工大學(xué) 13 (2) 系統(tǒng)實(shí)現(xiàn)復(fù)雜。對(duì)于復(fù)雜的系統(tǒng)設(shè)計(jì)，必須依靠一種高層的邏輯輸入方式來(lái)避免丌發(fā)中的錯(cuò)誤和縮短開(kāi)發(fā)周期，這樣就產(chǎn)生了硬件描述語(yǔ)言 HDL(Hardware Description Language)， EDA 技術(shù)使得設(shè)計(jì)者的工作僅利用硬件描述語(yǔ)言和 EDA 軟件即可完成對(duì)系統(tǒng)硬件功能的實(shí)現(xiàn)，是電子設(shè)計(jì)技術(shù)的一個(gè)巨大進(jìn)步。自從 IEEE 公布了 VHDL的標(biāo)準(zhǔn)版本 (IEEE． 1076)后，數(shù)個(gè) EDA 公司相繼推出了自己的 VHDL設(shè)計(jì)環(huán)境，或宣布自己的設(shè)計(jì)工具可以和 VHDL 接口。 VHDL 主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)、行為、功能和接口。 3. VHDL語(yǔ)句的行為描述能力和程序結(jié)構(gòu)決定了它具有支持大規(guī)模設(shè)計(jì)的分解和己有設(shè)計(jì)的再利用功能。反過(guò)來(lái) ，設(shè)計(jì)者還可以容易地從綜合和優(yōu)化后的電路獲得設(shè)計(jì)信息，返回去更新 VHDL的設(shè)計(jì)描述，使之更為完善。 Altera 公司的 Quartus II 開(kāi)發(fā)系統(tǒng) 使用 FPGA 離不開(kāi) EDAI 具，現(xiàn)在用于 FPGA 開(kāi)發(fā)的 EDA 軟件有很多， Synopsys、 C andence、 Mento 等著名的 EDA 軟件供應(yīng)商都有很好的開(kāi)發(fā) FPGA 和進(jìn)行 ASIC 設(shè)計(jì)的一系列軟件。它提供了一種與結(jié)構(gòu)無(wú)關(guān)的設(shè)計(jì)環(huán)境，使得設(shè)計(jì)人員無(wú)須精通器件的內(nèi)部結(jié)構(gòu)，只需運(yùn)用自己熟悉的輸入工具 (如原理圖輸入或高級(jí)行為描述語(yǔ)言 )進(jìn)行設(shè)計(jì)，開(kāi)發(fā)系統(tǒng)把這些設(shè)計(jì)轉(zhuǎn)換為最終結(jié)構(gòu)所需要的格式。 FPGA 設(shè)計(jì)流程 傳統(tǒng)的設(shè)計(jì)思路是自下而上，即設(shè)計(jì)者首先將各種基本單元，如各種門電路以及加法器、計(jì)數(shù)器等模塊做成基本單元庫(kù)，然后在設(shè)計(jì)時(shí)調(diào)用這些基本單元，逐級(jí)向上組合， 直到形成系統(tǒng)為止。由于自上而下的設(shè)計(jì)思想更符合人們邏輯思維的習(xí)慣，也容易使設(shè)計(jì)者對(duì)復(fù)雜的系統(tǒng)進(jìn)行合理的劃分與不斷的優(yōu)化，而且在設(shè)計(jì)的初級(jí)階段，設(shè)計(jì)者可以不受芯片結(jié)構(gòu)的約束集中精力對(duì)產(chǎn)品進(jìn)行最適應(yīng)市場(chǎng)需求的設(shè)計(jì)，因此這種設(shè)計(jì)方法已經(jīng)占據(jù)了電子系統(tǒng)設(shè)計(jì)的主流地位。 2. 綜合：是把軟件設(shè)計(jì)的 HDL 描述與硬件結(jié)構(gòu)掛鉤，是將軟件轉(zhuǎn)化為硬件電路的關(guān)鍵步驟，整個(gè)綜合過(guò)程就是將設(shè)計(jì)者在 EDA 平臺(tái)上編輯輸入的 HDL 文本、原理圖描 述，依據(jù)給定的硬件結(jié)構(gòu)組件和約束條件進(jìn)行編譯、優(yōu)化、轉(zhuǎn)換和綜合，最終獲得門級(jí)電路甚至更底層的電路描述網(wǎng)表文件。功能仿真是直接對(duì) VHDL、原理圖描述的邏輯功能進(jìn)行測(cè)試模擬，驗(yàn)證其實(shí)現(xiàn)功能是否符合設(shè)計(jì)要求，仿真過(guò)程不涉及任何具體器件的硬件特性，不經(jīng)歷適配階段，在設(shè)計(jì)項(xiàng)目編輯綜合后即可進(jìn)入門級(jí)仿真器進(jìn)行模擬測(cè)試。時(shí)序仿真中應(yīng)該將布局布線的時(shí)延文件反標(biāo)到設(shè)計(jì)中，使仿真既包含門延時(shí)，又包含延時(shí)信息。其中所用的數(shù)字編碼序列是相關(guān)性很好的偽隨機(jī)碼序列，利用它良好的相關(guān)性進(jìn)行調(diào)制和解擴(kuò)。實(shí)現(xiàn)直擴(kuò)序列起始同步的方法很多，最基本也是最常用的搜索法就是滑動(dòng)相關(guān)法，對(duì)于偽隨機(jī)碼，遇有它具有良好的相關(guān)性能，經(jīng)過(guò)滑動(dòng)，發(fā)端的偽碼和收端的偽碼的相位相同時(shí)，相關(guān)器的輸出就會(huì)有尖峰值出現(xiàn)。這是因?yàn)樵谶@個(gè)系統(tǒng)中一共