基于eda技術(shù)的dpsk調(diào)制系統(tǒng)設(shè)計(jì)-eda-預(yù)覽頁(yè)
【正文】 2DPSK。受控載波在0、π兩個(gè)相位上變化。所謂相位變化又有向量差和相位差兩種定義方法。例如在相位差法中，在絕對(duì)碼出現(xiàn)“1”碼時(shí)，DPSK的載波初相位即前后兩碼元的初相位相對(duì)改變?chǔ)?。在畫DPSK波形時(shí)，第一個(gè)碼元波形的相位可任意假設(shè)。而相對(duì)移相，基帶信號(hào)是由相鄰兩碼元相位的變化來(lái)表示，它與載波相位無(wú)直接關(guān)系，即使采用同步解調(diào)，也不存在相位模糊問題，因此在實(shí)際設(shè)備中，相對(duì)移相得到了廣泛運(yùn)用。use 。 基帶信號(hào) y :out std_logic)。 載波信號(hào)beginprocess(clk) 此進(jìn)程主要是產(chǎn)生兩重載波信號(hào)f1，f2beginif clk39。039。f2=39。039。 else f1=39。q=q+1。process(clk,x) 此進(jìn)程完成對(duì)基帶信號(hào)x的調(diào)制 beginif clk39。139。 基帶信號(hào)x為‘1’時(shí)，輸出信號(hào)y為f1 else y=f2。end process。use 。 同步信號(hào) x :in std_logic。 beginprocess(clk) 此進(jìn)程完成對(duì)CPSK調(diào)制信號(hào)的解調(diào)beginif clk39。039。139。039。 end if。－相對(duì)碼轉(zhuǎn)換VHDL程序文件名：PL_DPSK功能：基于VHDL硬件描述語(yǔ)言，對(duì)基帶信號(hào)進(jìn)行絕對(duì)碼到相對(duì)碼的轉(zhuǎn)換library ieee。entity PL_DPSK isport(clk :in std_logic。 相對(duì)碼輸出信號(hào)end PL_DPSK。event and clk=39。 then q=0。 xx=xx xor x。 end if。－絕對(duì)碼轉(zhuǎn)換VHDL程序文件名：PL_DPSK2功能：基于VHDL硬件描述語(yǔ)言，對(duì)基帶碼進(jìn)行相對(duì)碼到絕對(duì)碼的轉(zhuǎn)換library ieee。entity PL_DPSK2 isport(clk :in std_logic。 絕對(duì)碼輸出信號(hào)end PL_DPSK2。event and clk=39。 then q=0。 xx=x。end process。通過(guò)這次課程設(shè)計(jì)使我明白了自己原來(lái)知識(shí)還比較欠缺。在整個(gè)設(shè)計(jì)中我懂得了許多東西，也培養(yǎng)了我獨(dú)立工作的能力，樹立了對(duì)自己工作能力的信心，相信會(huì)對(duì)今后的學(xué)習(xí)工作生活有非常重要的影響
規(guī)章制度相關(guān)推薦
鄂ICP備17016276號(hào)-1