【正文】 放兩個(gè)字節(jié)的所有存儲(chǔ)元集合采用虛擬存儲(chǔ)器的主要目的是B提高主存儲(chǔ)器的存取速度擴(kuò)大存儲(chǔ)器空間，并能進(jìn)行自動(dòng)管理提高外存儲(chǔ)器的存取速度擴(kuò)大外存儲(chǔ)器的存儲(chǔ)空間某SRAM芯片，存儲(chǔ)容量為64K16位，該芯片的地址線和數(shù)據(jù)線數(shù)目為：D 64，1616，6464，816，16計(jì)算機(jī)系統(tǒng)中的存貯器系統(tǒng)是指：dRAM存貯器ROM存貯器主存貯器內(nèi)存貯器和外存貯器交叉存儲(chǔ)器實(shí)質(zhì)上是一種（a）存儲(chǔ)器，它能執(zhí)行獨(dú)立的讀寫(xiě)操作多模塊，并行多模塊，串行整體式，并行整體式，串行相聯(lián)存儲(chǔ)器是按(c)進(jìn)行尋址的存儲(chǔ)器地址指定方式堆棧存取方式內(nèi)容指定方式地址指定與堆棧存取方式結(jié)合在主存和CPU之間增加cache的目的是c增加內(nèi)存容量提高內(nèi)存的可靠性解決CPU與內(nèi)存之間的速度匹配問(wèn)題增加內(nèi)存容量，同時(shí)加快存取速度存儲(chǔ)周期是指b存儲(chǔ)器的讀出時(shí)間存儲(chǔ)器進(jìn)行連續(xù)讀和寫(xiě)操作所允許的最短時(shí)間間隔存儲(chǔ)器的寫(xiě)入時(shí)間存儲(chǔ)器進(jìn)行連續(xù)寫(xiě)操作所允許的最短時(shí)間間隔判斷題存儲(chǔ)元存儲(chǔ)八位二進(jìn)制信息，是計(jì)算機(jī)存儲(chǔ)信息的最小單位。錯(cuò)1外存（輔存）主要強(qiáng)調(diào)快速存取，以便使存取速度與CPU速度相匹配。1 虛擬存儲(chǔ)器指的是（主存）層次，它給用戶提供了一個(gè)比實(shí)際空間大得多的（虛擬地址）空間。2 存儲(chǔ)器的技術(shù)指標(biāo)主要有（存儲(chǔ)容量）、（存取時(shí)間）、（存儲(chǔ)周期）和（存儲(chǔ)器帶寬）。分別求CACHE的命中率H、平均訪問(wèn)時(shí)間Ta和CACHE主存系統(tǒng)的訪問(wèn)效率e。2已知cache/主存的效率是85%，平均訪問(wèn)時(shí)間為60ns，cache比主存快4倍，求主存的存取周期和cache的命中率。2設(shè)存儲(chǔ)器容量為32M字，字長(zhǎng)64位，模塊數(shù)m=4，分別用順序方式和交叉方式進(jìn)行組織。（1）計(jì)算每條磁道的容量；（2）計(jì)算磁盤(pán)的數(shù)據(jù)傳輸率；（3）計(jì)算平均等待時(shí)間。3計(jì)算機(jī)存儲(chǔ)系統(tǒng)分為哪幾個(gè)層次？答：計(jì)算機(jī)存儲(chǔ)系統(tǒng)一般指：CPU內(nèi)的寄存器、CACHE、主存、外存、后備存 儲(chǔ)器等五個(gè)層次應(yīng)用題3主存容量為4MB，虛存容量為1GB，則虛存地址和物理地址各為多少位？如頁(yè)面大小為4KB，則頁(yè)表長(zhǎng)度是多少？解（1）；虛擬容量1GB對(duì)應(yīng)地址為30位；主存容量4MB對(duì)應(yīng)地址為22位(2)。CPU的地址總線為A15A0，數(shù)據(jù)總線為D15D0，控制信號(hào)為R/W (讀/寫(xiě))，/MREQ (訪存)，要求：（1） 畫(huà)出地址譯碼方案。（1）地址線和數(shù)據(jù)線各為多少根？（2）各種芯片的數(shù)量是多少？（3）請(qǐng)畫(huà)出存儲(chǔ)器結(jié)構(gòu)圖及與CPU的連接圖。某8位機(jī)地址16位，用8K*8位的ROM芯片和8K*8位的ram芯片組成存儲(chǔ)器，按字節(jié)編址，其中RAM的地址為0000H~5FFFH，ROM的地址為6000H~9FFFH。直接間接寄存器寄存器間接堆棧尋址方式中，設(shè)A為累加器，SP為堆棧指示器，MSP為SP所指示的棧頂單元，如果進(jìn)棧的操作是：(A)〉MSP, (SP)1〉SP, 那么出棧的操作應(yīng)為： B(MSP)－〉A(chǔ), (SP)+1－〉SP(SP)+1－〉SP, (MSP)－〉A(chǔ)(SP)1－〉SP, (MSP)－〉A(chǔ)(MSP)－〉A(chǔ), (SP)1－〉SP變址尋址方式中，操作數(shù)的有效地址等于：C基值寄存器內(nèi)容加上形式地址（位移量）堆棧指示器內(nèi)容加上形式地址（位移量）變址寄存器內(nèi)容加上形式地址（位移量）程序記數(shù)器內(nèi)容加上形式地址（位移量）從以下有關(guān)RISC的描述中，選擇最合適的答案。RISC設(shè)有乘、除法指令和浮點(diǎn)運(yùn)算指令。1 根據(jù)操作數(shù)所在位置，指出其尋址方式（填空）：（1）操作數(shù)在寄存器中，為（寄存器直接）尋址方式。1 指令尋址方式主要有（（順序?qū)ぶ贩绞剑?shí)現(xiàn)指令逐條順序執(zhí)行，PC+1PC）和（（跳躍尋址方式）實(shí)現(xiàn)程序轉(zhuǎn)移）。1 二地址指令中，操作數(shù)的物理位置有三種型式，分別是（寄存器寄存器（RR））型、（寄存器存儲(chǔ)器（RS））型和（存儲(chǔ)器存儲(chǔ)器(ss））型。操作數(shù)可以放在（專用）寄存器、（通用）寄存器、和指令中。2 指令系統(tǒng)是表征一臺(tái)計(jì)算機(jī)（性能）的重要因素，它的（格式）和（功能）不僅直接影響到機(jī)器的硬件結(jié)構(gòu)，也影響到（系統(tǒng)軟件）。訪存范圍1M，可表示16個(gè)寄存器2說(shuō)明RISC指令系統(tǒng)的主要特點(diǎn)。I，X，D組成該指令的操作數(shù)有效地址E。對(duì)并發(fā)性指兩個(gè)或兩個(gè)以上事件在同一時(shí)間間隔內(nèi)發(fā)生。對(duì)1時(shí)鐘周期是CPU處理操作的最大時(shí)間單位。錯(cuò)填空題1 請(qǐng)?jiān)诶ㄌ?hào)內(nèi)填入適當(dāng)答案。2 流水CPU中的主要問(wèn)題是：（資源）相關(guān)、（數(shù)據(jù)）相關(guān)和（控制）相關(guān)。2 由于數(shù)據(jù)通路之間的結(jié)構(gòu)關(guān)系，微操作可分為（相容性）和（相斥性）兩種。 目前的CPU包括（控制器）、（運(yùn)算器）和CACHE。(2)操作控制：管理并產(chǎn)生每條指令的操作控制信號(hào)，并把操作控制信號(hào)送往相應(yīng)的部件，從而控制這些部件按指令的要求進(jìn)行動(dòng)作。微指令包含了若干微命令信息。3簡(jiǎn)述什么是微程序控制器？微程序控制器是采用微程序方式構(gòu)成的控制器，以若干有序微指令組成的微程序解釋執(zhí)行一條機(jī)器指令。在微程序控制器中，一條機(jī)器指令需要由一組微指令組成的微程序來(lái)完成，即微程序完成對(duì)機(jī)器指令的解釋執(zhí)行。應(yīng)用題3流水線中有三類數(shù)據(jù)相關(guān)沖突：寫(xiě)后讀（RAW）相關(guān)；讀后寫(xiě)（WAR）相關(guān)；寫(xiě)后寫(xiě)（WAW）相關(guān)。（3）如果在硬件設(shè)計(jì)上加以改進(jìn)，至少需推遲多少時(shí)間？查看答案正確答案：解：(1)流水線的操作時(shí)鐘周期t應(yīng)按四步操作中最長(zhǎng)時(shí)間來(lái)考慮,所以t=100ns；(2)兩條指令發(fā)生數(shù)據(jù)相關(guān)沖突情況：:ADDR1,R2,R3。4已知某機(jī)采用微程序控制方式，其控制存儲(chǔ)器容量為：51248(位)。 微命令字段則是：（48－4－9）=35位。4某機(jī)有8條微指令I(lǐng)1I8，每條微指令所包含的微命令控制信號(hào)如下表所示。已知微指令長(zhǎng)度為32位，請(qǐng)估算控制存儲(chǔ)器容量。標(biāo)出各微操作信號(hào)序列。假設(shè)控存CM僅有16個(gè)單元，且只考慮運(yùn)算器數(shù)據(jù)通路的控制，請(qǐng)?jiān)O(shè)計(jì)微指令格式。各部分之間的連線表示數(shù)據(jù)通路，箭頭表示信息傳遞方向。菊花鏈方式獨(dú)立請(qǐng)求方式分布式計(jì)數(shù)器定時(shí)查詢方式計(jì)算機(jī)使用總線結(jié)構(gòu)的主要優(yōu)點(diǎn)是便于實(shí)現(xiàn)積木化，同時(shí)：(C)減少了信息傳輸量提高了信息傳輸?shù)乃俣葴p少了信息傳輸線的條數(shù)加重了CPU的工作量系統(tǒng)總線中地址線的功能是：(D)選擇主存單元地址選擇進(jìn)行信息傳輸?shù)脑O(shè)備選擇外存地址指定主存和I/O設(shè)備接口電路的地址采用串行接口進(jìn)行7位ASCII碼傳送，帶有1位奇校驗(yàn)位，l位起始位和1位停止位,當(dāng)傳輸率為9600波特時(shí)，字符傳送速率為：(A)960873.1372480同步通信之所以比異步通信具有較高的傳輸速率，是因?yàn)椋?D)同步通信不需要應(yīng)答信號(hào)且總線長(zhǎng)度比較短同步通信用一個(gè)公共的時(shí)鐘信號(hào)進(jìn)行同步同步通信中，各部件存取時(shí)間比較接近以上各項(xiàng)因素的綜合結(jié)果在集中式總線仲裁中，（ B）方式響應(yīng)時(shí)間最快。1200波特率即指信號(hào)能在1秒鐘內(nèi)改變1200次值。對(duì)填空題1 在總線上，由一個(gè)主方向多個(gè)從方進(jìn)行寫(xiě)操作稱為(廣播)；多個(gè)從方的數(shù)據(jù)在總線上完成AND或OR操作稱為（廣集）。1 目前的CPU包括（控制器）、（運(yùn)算器）和CACHE。波特是信號(hào)傳輸速度的單位，波特率等于每秒內(nèi)線路狀態(tài)的改變次數(shù)。接口通常具有：控制、緩沖、狀態(tài)、轉(zhuǎn)換、整理、程序中斷等功能。波特率=（1+7+1+1）20=200波特，比特率=207=140b/s2某總線在一個(gè)總線周期中并行傳送8個(gè)字節(jié)的數(shù)據(jù)，假設(shè)一個(gè)總線周期等于一個(gè)總線時(shí)鐘周期，總線時(shí)鐘頻率為70MHZ ，求總線帶寬是多少？設(shè)總線帶寬用Dr表示，總線時(shí)鐘周期用T=1/f表示，一個(gè)總線周期傳送的數(shù)據(jù)量用D表示， 根據(jù)定義可得：Dr＝T/D=D1/ｆ＝8B70106/s=560MB/2用異步通信方式傳送字符A和8，數(shù)據(jù)有7位，偶校驗(yàn)1 位。錯(cuò)磁盤(pán)的存取時(shí)間包括找道時(shí)間、等待時(shí)間和讀寫(xiě)時(shí)間。對(duì)1灰度級(jí)指黑白顯示器中所顯示的像素點(diǎn)的亮暗差別，在彩色顯示器中則表現(xiàn)為顏色的不同。1 按讀寫(xiě)性質(zhì)劃分，光盤(pán)可以分為(只讀)型光盤(pán)、(一次)型光盤(pán)和(重寫(xiě))型光盤(pán)三種。計(jì)算題1設(shè)某硬盤(pán)有20個(gè)磁頭，1024個(gè)柱面，每柱面46個(gè)扇區(qū)，每扇區(qū)可記錄512字節(jié)。磁盤(pán)找道時(shí)間是指磁頭移動(dòng)到信息所在磁道所需要的時(shí)間，一般是一個(gè)平均時(shí)間值。5）=115+55=170mm D2=12288字節(jié)/2πR2=（3）磁盤(pán)傳輸率C=r關(guān)中斷保護(hù)斷點(diǎn)保護(hù)現(xiàn)場(chǎng)讀取中斷向量下列陳述中正確的是： (D)在DMA周期內(nèi)，CPU不能執(zhí)行程序中斷發(fā)生時(shí)，CPU首先執(zhí)行入棧指令將程序計(jì)數(shù)器內(nèi)容保護(hù)起來(lái)DMA傳送方式中，DMA控制器每傳送一個(gè)數(shù)據(jù)就竊取一個(gè)指令周期輸入輸出操作的最終目的是要實(shí)現(xiàn)CPU與外設(shè)之間的數(shù)據(jù)傳輸中斷向量地址是：(C)子程序入口地址中斷服務(wù)程序入口地址中斷服務(wù)程序入口地址指示器在關(guān)中斷狀態(tài)，不可響應(yīng)的中斷是： (A)可屏蔽中斷硬件中斷軟件中斷不可屏蔽中斷為了便于實(shí)現(xiàn)多級(jí)中斷，保存現(xiàn)場(chǎng)信息最有效的方法是采用：(B)通用寄存器堆棧存儲(chǔ)器外存采用DMA方式傳遞數(shù)據(jù)時(shí)，每傳送一個(gè)數(shù)據(jù)就要占用一個(gè)時(shí)間。對(duì)1為相互兼容，方便系統(tǒng)擴(kuò)展，采用了通用I/O標(biāo)準(zhǔn)接口。簡(jiǎn)答題1什么是中斷嵌套？每一個(gè)中斷源有一個(gè)優(yōu)先權(quán)，一般來(lái)說(shuō)，優(yōu)先權(quán)高的中斷級(jí)可以打斷優(yōu)先權(quán)低的中斷服務(wù)程序，以程序嵌套方式進(jìn)行工作。 2)程序中斷方式：一般適用于隨機(jī)出現(xiàn)的服務(wù)，且一旦提出要求應(yīng)立即響應(yīng)，節(jié)省CPU的時(shí)間開(kāi)銷，但其硬件結(jié)構(gòu)要稍微復(fù)雜一些 3)直接內(nèi)存訪問(wèn)（DMA）方式：數(shù)據(jù)傳送速度很高，傳送速率僅僅受到內(nèi)存訪問(wèn)時(shí)間的限制。 word完美格式