基于vhdlpwm信號發(fā)生器的設計畢業(yè)論文-預覽頁
【正文】 SIGNAL COUNT: INTEGER RANGE 0 TO 255。 THEN IF LD=39。 END IF。 ELSE DOVE=’0’。 圖二 可自加載加法計數(shù)器框圖第4章 信號發(fā)生器設計過程此信號發(fā)生器是由兩個完全相同的可自加載加法計數(shù)器LCNT8組成的，它的輸出信號的高低電平脈寬可分別由兩組8位預置數(shù)進行控制。將PINT賦予信號發(fā)生器的輸出端POUT，就可以得到高低電平寬度可調的方波信號。USE 。END ENTITY YPWM。 END COMPONENT LCNT8。 BEGIN U1: LCNT8 PORT MAP (CLK=CLK, LD=LD1, D=A, DOVE=DOVE1)。 THEN SPWM=39。139。END PROCESS。END ARCHITECTURE ART。目前，Quartus Ⅱ支持Cadence、Exemplarlogic、Mentor Graphics、Synopsys、Synplicity、Viewlogic等公司的EDA工具接口。4】 完全集成化Quartus Ⅱ的設計輸入、處理、驗證、器件編程等功能全部集成在統(tǒng)一的開發(fā)環(huán)境下，可以使用戶進行動態(tài)調試，加快開發(fā)進程。 Ⅱ的仿真步驟和圖像主要步驟：第一步：建立工程 圖四 建立工程圖第二步：建立VHDL文件 圖五 建立VHDL文件圖第三步：寫入VHDL文件 圖六 部分VHDL文件截圖第四步：建立模塊文件 圖七 建立模塊文件圖第五步：連接各模塊形成總體原理圖S 圖八 模塊總體結構邏輯圖第六步：編譯做好的文件 圖九 編譯成功圖第七步：建立波形文件 圖十 建立波形文件圖第八步：仿真輸入取s，y。故而，EDA技術變得越來越重要，作為當代大學生，要與時俱進，更要掌握這種電子自動化設計。做這個設計包含了很多的知識和內容，如EDA、FPGA、VHDL、Quartus Ⅱ、Word、等知識，讓我受益匪淺。后面開始想要把書上的程序改編一下，雖然不是很懂，但是后來我實在不知道怎么去改了，就只是改變了一下輸入輸出和其他的一些代號而已。對于原理基本不是很懂，還有VHDL語言、Quartus Ⅱ等都不了解，真正是書到用時方恨少。至少在排版時不會遇到障礙。第7章 參考文獻[1]潘松，黃繼業(yè). 《EDA技術與VHDL》（第2版）.北京:清華大學出版社,2007.[2]孟慶輝，劉輝，程繼航，石靜苑. 《EDA技術實用教程》.北京:國防工業(yè)出版社,2008.[3]劉江海. 《EDA技術》.武漢:華中科技大學出版社,2009.[4]楊躍. 《FPGA應用開發(fā)實戰(zhàn)技巧精粹》.北京:人民郵電出版社,2009.[5]王輝，殷穎，陳婷，俞一鳴等. 《X+plus II和Quartus II應用與開發(fā)技巧》.北京:機械工業(yè)出版社,2007.[6] 譚會生、張昌凡編著，《EDA技術及應用》第三版，西安電子科技大學出版社出版[7] 李國洪、胡輝、沈明山編著，《EDA技術與實驗》，機械工業(yè)出版社出版 附錄 設計程序 16
環(huán)評公示相關推薦
鄂ICP備17016276號-1