【正文】 率，同時(shí)保證DDS中各部件同步工作，來(lái)自單片機(jī)系統(tǒng)的頻率控制字K控制相位累加器的累加次數(shù)，從而改變輸出頻率的高低及其相位大小。這樣，相位累加器在時(shí)鐘作用下，不斷對(duì)頻率控制字進(jìn)行線性相位累加。低通濾波器用于濾除不需要的取樣分量，以便輸出頻譜純凈的正弦波信號(hào)。由式（13），（14）可知，相位函數(shù)是一條直線，它的斜率就是信號(hào)的頻率。保持的作用則是可使得所需模擬信號(hào)的分量加大，且將采樣形成的高次諧波分量受到很大的抑制。綜上所述，為合成所需頻率的模擬信號(hào)，必須解決以下一些技術(shù)問(wèn)題：(1) 需控制每次采樣的相位增量，并輸出模的累加相位。其工作過(guò)程為：(1) 以輸入數(shù)字信號(hào)K確定一個(gè)頻率值；(2) 該頻率值以數(shù)字信號(hào)累加至相位累加器以生成實(shí)時(shí)數(shù)字相位信息；(3) 數(shù)字相位“字”轉(zhuǎn)換成正弦表中相應(yīng)的數(shù)字幅度值：“字”；(4) DAC將數(shù)字幅度值轉(zhuǎn)換成模擬幅度值；(5) DDS產(chǎn)生的混疊于干擾由抗混疊濾波器處理后輸出。若取=100MHz，N=32，則=，這也是最低的合成頻率。 在DDS中，輸出信號(hào)波形的三個(gè)參數(shù)（頻率，相位和振幅A）都可以用輸入數(shù)據(jù)控制字來(lái)定義，因而可以完成數(shù)字調(diào)制。 （）式中，分別為兩路正交符號(hào)序列，是相應(yīng)符號(hào)的幅度和相角，是基本脈沖波形。如多級(jí)頻移鍵控（MFSK）調(diào)制： （）式中是載波頻率，為相鄰頻率間隔，為輸入數(shù)據(jù)[=…]。 由于DDS中NCO的相位，幅度都是數(shù)字的，所以用DDS非常易于實(shí)現(xiàn)靈活的高精度的數(shù)字調(diào)制，如FSK，MFSK，ASK，PSK，QPSK，QAM，GMSK等。 DDS性能相對(duì)于傳統(tǒng)的合成技術(shù)而言，直接數(shù)字頻率（DDS）由于采用了數(shù)字處理技術(shù)，因而能夠避免許多傳統(tǒng)技術(shù)的不足。事實(shí)上，在ＤＤＳ的頻率控制字改變之后，需經(jīng)過(guò)一個(gè)時(shí)鐘周期之后按照新的相位增量累加，才能實(shí)現(xiàn)頻率的轉(zhuǎn)換。  (3) 頻率分辨率極高　　若時(shí)鐘ｆs的頻率不變，ＤＤＳ的頻率分辨率就由相位累加器的位數(shù)Ｎ決定。 （５）輸出波形的靈活性　　只要在ＤＤＳ內(nèi)部加上相應(yīng)控制如調(diào)頻控制ＦＭ、調(diào)相控制ＰＭ和調(diào)幅控制ＡＭ，即可以方便靈活地實(shí)現(xiàn)調(diào)頻、調(diào)相和調(diào)幅功能，產(chǎn)生ＦＳＫ、ＰＳＫ、ＡＳＫ和ＭＳＫ等信號(hào)。 目前已集成化的DDS芯片主要有CMOS型，TTL型，ECL型以及GaAs型等，其中GaAs型稀密度，甚高速，信噪比可達(dá)40–75dB，ECL型低密度集成，速度較高，而CMOS型價(jià)格便宜，速度較低。 而本文采用的是AD公司生產(chǎn)的AD9851芯片來(lái)實(shí)現(xiàn)技術(shù)指標(biāo)的。PLD是由用戶(hù)在工作現(xiàn)場(chǎng)進(jìn)行編程的邏輯器件，在產(chǎn)品研制的未定型階段，這種方式比較靈活，常規(guī)的數(shù)字邏輯電路最簡(jiǎn)單，價(jià)格最便宜，最容易上手，但不夠靈活。其中恒溫控制晶體震蕩器的性能指標(biāo)最好，但體積最大，價(jià)格也最貴，而普通晶體振蕩器雖價(jià)格便宜，但其頻率穩(wěn)定度通常較低，所以在工程實(shí)際中，一般采用溫補(bǔ)晶體振蕩器作為DDS的參考時(shí)鐘輸入比較合適。(4) 正弦信號(hào)發(fā)生電路。實(shí)際設(shè)計(jì)與實(shí)現(xiàn)上，由于輸入DDS芯片的參考時(shí)鐘脈沖效果不理想，DDS相位截?cái)嗾`差,幅度量化誤差和DAC的非線形，輸出信號(hào)存在不同程度的相位噪聲和雜散信號(hào)，因此在設(shè)計(jì)中，在DDS輸出的輸出信號(hào)之后加一低通濾波器，濾除不必要的噪聲干擾。方案 二 ：采用鎖相式頻率合成方案，鎖相式頻率合成是將一個(gè)高穩(wěn)定度和高精度的標(biāo)準(zhǔn)頻率經(jīng)過(guò)加減乘除的運(yùn)算產(chǎn)生同樣穩(wěn)定度和精確度的 大量離散頻率的技術(shù)，它在一定程度上解決了既要頻率穩(wěn)定精確，又要頻率在較大范圍內(nèi)可變的矛盾，但頻率受VCO可變頻率范圍響，高低頻率比不可能作得很高。方案 二 ：壓控振蕩器壓控振蕩器的輸出頻率是隨著輸入電壓的改變而改變的，鑒于此，如果用調(diào)制信號(hào)來(lái)控制壓控振蕩器的輸入電壓，即可實(shí)現(xiàn)調(diào)頻。因此考慮采用本方案。方案二 采用液晶（LCD）顯示，界面形象清晰，內(nèi)容豐富，可顯示復(fù)雜字符，易于和單片機(jī)接口，且耗電少。得到效果比較好的正弦波信號(hào)以后，再通過(guò)乘法器設(shè)計(jì)的一個(gè)調(diào)幅器完成對(duì)信號(hào)的調(diào)幅操作。它由一個(gè)高速DDS，一個(gè)高性能DAC以及比較器等構(gòu)成一個(gè)完全數(shù)字控制可編程頻率合成器，其時(shí)鐘輸入端內(nèi)置一個(gè)6倍頻器，并且具有始終產(chǎn)生共嫩能夠。AD9851還提供5bits的可編程相位控制字。并行輸入時(shí)沒(méi)次輸入8bits分5次連續(xù)輸入，其中，頭8bits控制輸出相位，6倍頻器啟動(dòng)/關(guān)閉，掉電工作方式以及輸入方式，余下的32bits是頻率控制字；串行輸入時(shí)，40bits串行數(shù)據(jù)通過(guò)其一根數(shù)據(jù)線（D7）依次串行輸入。 7 W CLK字輸入時(shí)鐘端。只有當(dāng)輸入寄存器中的內(nèi)容是允許的有效數(shù)據(jù)時(shí)才能發(fā)出一個(gè)FQUD信號(hào)。系統(tǒng)時(shí)鐘的上升沿有效。 13 VOUTN負(fù)電平輸出端。 15 VINN負(fù)電平輸入端。 17 DACBP數(shù)模轉(zhuǎn)換器的旁路連接端。 22 RESET主復(fù)位端，高電平有效。 24 DGND數(shù)字地。 ：W0Freqb0 LSBW10Freqb10W20Freqb20W30Freqb30W1Freqb1W11Freqb11W21Freqb21W31Freqb31W2Freqb2W12Freqb12W22Freqb22W32Freqb32W3Freqb3W13Freqb13W23Freqb23W33Freqb33W4Freqb4W14Freqb14W24Freqb24W34Freqb34W5Freqb5W15Freqb15W25Freqb25W35Freqb35W6Freqb6W16Freqb16W26Freqb26W36Freqb36W7Freqb7W17Freqb17W27Freqb27W37Freqb37W8Freqb8W18Freqb18W28Freqb28W38Freqb38W9Freqb9W19Freqb19W29Freqb29W39Freqb39 串行輸入方式當(dāng)以串行異步方式輸入控制字時(shí)，一般可先復(fù)位，再以并行方式輸入第一個(gè)控制字W0=XXXXX011，然后在端輸入一個(gè)上升沿信號(hào)，即可將AD9851設(shè)置為串行輸入模式，這時(shí)可以以串行方式立即輸入40bits控制字。控制電路初始化AD9851，時(shí)鐘信號(hào)為120MHz，DDFS在脈沖展寬信號(hào)的激勵(lì)下產(chǎn)生線性調(diào)頻信號(hào)。由于將多功能8位CPU和閃爍存儲(chǔ)器組合在單個(gè)芯片中，ATMEL的AT89S51是一種高效微控制器，為很多嵌入式控制系統(tǒng)提供了一種靈活性高且價(jià)廉的方案。4K字節(jié)可編程閃爍存儲(chǔ)器 數(shù)據(jù)保留時(shí)間：10年 三級(jí)程序存儲(chǔ)器鎖定 P0能夠用于外部程序數(shù)據(jù)存儲(chǔ)器，它可以被定義為數(shù)據(jù)/地址的第八位。在FLASH編程和校驗(yàn)時(shí)，P1口作為第八位地址接收。P2口當(dāng)用于外部程序存儲(chǔ)器或16位地址外部數(shù)據(jù)存儲(chǔ)器進(jìn)行存取時(shí)，P2口輸出地址的高八位。當(dāng)P3口寫(xiě)入“1”后，它們被內(nèi)部上拉為高電平，并用作輸入。當(dāng)振蕩器復(fù)位器件時(shí)，要保持RST腳兩個(gè)機(jī)器周期的高電平時(shí)間。因此它可用作對(duì)外部輸出的脈沖或用于定時(shí)目的。另外，該引腳被略微拉高。 /PSEN：外部程序存儲(chǔ)器的選通信號(hào)。 調(diào)幅模塊設(shè)計(jì) MC1496內(nèi)部結(jié)構(gòu) 振幅調(diào)制部分主要采用模擬乘法器集成芯片來(lái)實(shí)現(xiàn)。集成模擬乘法器的常見(jiàn)產(chǎn)品有MC1495/1496，LM1595/15966等。MC1496是雙平衡四象限模擬乘法器，： MC1496內(nèi)部電路圖其中，T1，T2于T3，T4組成雙差分放大器，集電極負(fù)載電阻是Rc1,Rc2。引腳2和3外接電阻RE，對(duì)差分放大器T5，T6產(chǎn)生電流負(fù)反饋，可調(diào)節(jié)乘法器的信號(hào)增益，擴(kuò)展輸入電壓Vy的線形動(dòng)態(tài)范圍，引腳14為負(fù)電源端（雙電源供電時(shí)）或接地端（單電源供電時(shí)），引腳5外接R5，用來(lái)調(diào)節(jié)偏置電流I5及鏡像電流IO的值。器件的總毫散功率可由下式估算： （）應(yīng)小于器件的最大允許毫散功率（33mW）。： 由圖可見(jiàn)，調(diào)幅波中的載波分量占很大的比重，因此，信息傳輸效率較低，稱(chēng)這種調(diào)幅為有載波調(diào)制。調(diào)幅信號(hào)vo從12腳輸出。v端輸入調(diào)制信號(hào)v（t），其頻率=1KHz，先使峰峰值V=0。腳1和4分別接電阻和R，以抑制載波漏信號(hào)和改善溫度性能。 鍵盤(pán)與顯示模塊設(shè)計(jì)　　　　LCD為了更好的做到人機(jī)交互，我們?cè)O(shè)計(jì)了鍵盤(pán)與顯示模塊，以便使頻率方便可調(diào)和并準(zhǔn)確，快速的在LCD上顯示。 44開(kāi)關(guān)量鍵盤(pán) 而液晶顯示模塊是將液晶顯示器件與控制、驅(qū)動(dòng)電路和PCB線路板裝配在一起的組件。 （2）加裝襯墊 。 不要用手隨意去摸外引線、電路板上的電路及金屬框。 焊接使用的烙鐵必須良好接地，沒(méi)有漏電。 不得使用真空吸塵器進(jìn)行清潔處理。 不要隨意更換包裝或合棄原包裝。 模塊是經(jīng)精心設(shè)計(jì)組裝而成的，請(qǐng)勿隨意自行加工、修整。 不要隨意修改加工PCB板外形、裝配孔、線路及部件。 不要修改任何內(nèi)部支架。 )穩(wěn)定接人后，才能輸入信號(hào)電平。所以應(yīng)調(diào)整Vee至最佳對(duì)比度、視角時(shí)為止。 液晶顯示器件或模塊表面結(jié)霧時(shí)，不要通電工作，因?yàn)檫@將引起電極化學(xué)反應(yīng)，產(chǎn)生斷線。 裝入聚乙稀口袋(最好有防靜電涂層)并將口封住。 放暗處，避強(qiáng)光。 嚴(yán)格避免在極限溫／濕度條件下存放。40位數(shù)據(jù)分五次發(fā)送，系統(tǒng)以鍵盤(pán)為控制信息輸入，單片機(jī)獲取控制信號(hào)后處理，區(qū)別不同的狀態(tài)，按照程序流程圖，對(duì)系統(tǒng)進(jìn)行控制，以達(dá)到題目要求。sbit DDS_ud = P2^6。}/******************************DDS****************************/unsigned long g_ulFreq = 100000。 DDS_clk = 0。 DDS_port = freq 16。 DDS_clk = 1。 DDS_clk = 0。 delay(10000)。}/******************************DDS****************************//**************************LCD程序**************************///define dataport P2 sbit D0=P1^3。sbit D4=P1^7。 sbit RS=P1^0。 for(j=0。 RW=0。= 0x07。 0x20。 0x80。}void WriData(unsigned char wdata) //LCD發(fā)一字節(jié)數(shù)據(jù){ RS=1。 P1 amp。 D5 = wdata amp。 D7 = wdata amp。 ET=0。 WriCom(0x38)。 WriCom(0x38)。 WriCom(0x06)。}/*void ClrLCD(){ WriCom(0x01)。 WriCom()。 WriData(g_ulFreq/10000000 + 39。039。)。 WriData(g_ulFreq%10000/1000 + 39。039。)。 WriData(39。H39。)。sbit keyP33 = P3^3。 if(!keyP30) return 0x11。 d_keyPort = ~0x20。 if(!keyP33) return 0x24。 if(!keyP32) return 0x33。 if(!keyP31) return 0x42。} void main(void) //主函數(shù){ unsigned char key。 InitLcd()。 WriStr(DDS)。 while(1) { key = GetKey()。 else if(key == 0x43) g_ulFreq =10。 else if(key == 0x41) g_ulFreq =1000。 else if(key == 0x23) g_ulFreq =100000。 else if(key == 0x21) g_ulFreq =10000000。 //延時(shí) }}5 系統(tǒng)調(diào)試根據(jù)方案設(shè)計(jì)要求，調(diào)試過(guò)程公分三大部分，硬件調(diào)試，軟件調(diào)試，軟件和硬件聯(lián)調(diào)。例如引線盡量短，減少交叉，盡量減少跳線，在電源輸入端都加上去藕電容，數(shù)字地與模擬地分開(kāi)，信號(hào)源與地盡量隔遠(yuǎn)，實(shí)踐證明，這些措施對(duì)消除某些引腳上的毛刺及干擾噪聲起到了很好的作用。例如三極管的引腳對(duì)應(yīng)，電解電容的極性等，如果安裝的時(shí)候不注意，在調(diào)試時(shí)就容易出現(xiàn)問(wèn)題?？傊O(shè)計(jì)出一個(gè)性能良好的系統(tǒng)需要注意許多問(wèn)題，在硬件設(shè)計(jì)的時(shí)候?yàn)闇p少外干擾應(yīng)加入濾波。測(cè)試輸出電壓的峰峰值時(shí)，對(duì)放大電路和AGC電路參數(shù)的適當(dāng)調(diào)整，使輸出頻率在0～10MHz之間變化時(shí)能夠滿(mǎn)足Vpp＝6V177。使用說(shuō)明通過(guò)本次畢業(yè)設(shè)計(jì)，我學(xué)到了許多有用的知識(shí)。在此，我再次衷心的感謝龍老師對(duì)我的幫助。我的許多同學(xué)也給我提供了很多幫助，在我確定方案的時(shí)候有幾個(gè)懂得DDS的科協(xié)成員給我提了很多不錯(cuò)的建議，對(duì)我的最終方案確定起了關(guān)