數(shù)字濾波器設(shè)計(jì)畢業(yè)論文-預(yù)覽頁
【正文】 現(xiàn)IIR數(shù)字濾波器,通過QuartusII仿真并在FPGA上實(shí)現(xiàn)。IIR濾波器以較少的階數(shù)即可完成F IR濾波器需較多階數(shù)的幅頻特性。 FPGA (現(xiàn)場可編程門陣列)以其優(yōu)越的實(shí)時(shí)性和設(shè)計(jì)的靈活性成了控制系統(tǒng)中重要的一部分,并且直接采用Verilog 或VHDL 編程,簡化了設(shè)計(jì)步驟,在FPGA上實(shí)現(xiàn)濾波器,使濾波器能適用高速場合。數(shù)字濾波器在數(shù)字信號(hào)處理中起著非常重要的作用，在信號(hào)的過濾、檢測與參數(shù)的估計(jì)等方面，是使用最為廣泛的一種線性系統(tǒng)。Matlab信號(hào)處理工具箱提供了豐富的設(shè)計(jì)方法，可以使得繁瑣的程序設(shè)計(jì)簡化成函數(shù)的調(diào)用，只要以正確的指標(biāo)參數(shù)調(diào)用函數(shù)，就可以正確快捷地得到設(shè)計(jì)結(jié)果2 IIR數(shù)字濾波器的基本結(jié)構(gòu)與穩(wěn)定性問題2. 1 IIR數(shù)字濾波器的基本結(jié)構(gòu)IIR數(shù)字濾波器傳輸函數(shù)的標(biāo)準(zhǔn)表達(dá)式(1)及對應(yīng)的差分方程(2)為:H ( z) =Σ Mr=0br z r1 + ΣNk =1ak z k(1)y ( n) = ΣNk =1ak y ( n k) + ΣMk =0ak x ( n k) (2) IIR濾波器的實(shí)現(xiàn)有多種結(jié)構(gòu),直接型、級(jí)聯(lián)型、并聯(lián)型及格型結(jié)構(gòu)等。對(1)式,根據(jù)數(shù)字信號(hào)處理理論, IIR濾波器的穩(wěn)定性取決于傳輸函數(shù)的極點(diǎn),當(dāng)所有的極點(diǎn)位于單位圓內(nèi),濾波器才是穩(wěn)定的。為討論的簡單,這里以一階系統(tǒng)為例進(jìn)行分析,事實(shí)上任何高階系統(tǒng)都能轉(zhuǎn)化為二階與一階系統(tǒng)級(jí)聯(lián)構(gòu)成,二階系統(tǒng)可進(jìn)一步表示為一階系統(tǒng)。量化后A和B 的全部舍入誤差E對輸出有影響,這種表現(xiàn)可看作是疊加在輸入信號(hào)上,所以系統(tǒng)應(yīng)該盡可能的滿足|B x ( n) | E,這樣就要求系數(shù)擴(kuò)大倍數(shù)( 2N )盡可能的多, 而N 大小的選擇受到系統(tǒng)資源與速度的限制。 ③系數(shù)量化的位數(shù)要合適, 保證量化后的頻率響應(yīng)滿足要求,同時(shí)在滿足頻率響應(yīng)的前提下, 選用盡可能少的量化位數(shù),以節(jié)約硬件資源。(2)根據(jù)轉(zhuǎn)換后的技術(shù)指標(biāo)設(shè)計(jì)模擬低通濾波器G(s)(G(s)是低通濾波器的傳遞函數(shù))。給出用上述方法設(shè)計(jì)數(shù)字濾波器的函數(shù)如下：其中：Wp表示通帶截止頻率；Ws表示阻帶截止頻率；Rp表示通帶紋波系數(shù)；Rs表示阻帶紋波系數(shù)；N表示濾波器最小階數(shù)；Wn表示截止頻率。3．2 四種設(shè)計(jì)方法比較(1)在低通濾波器中的比較假如：Wp=20 Hz，Ws=50 Hz，F(xiàn)s=200，Rp=1 dB，Rs=30 dB，分別用Butterworth低通濾波器、Chebyshev I型低通濾波器、ChebyshevⅡ型低通濾波器、橢圓低通濾波器四種方法進(jìn)行設(shè)計(jì)，如圖1所示。圖四 帶通濾波器幅頻特性3．3 比較結(jié)果分析通過對各種類型的濾波器通過不同的方法進(jìn)行設(shè)計(jì)，可以使一些結(jié)論得到驗(yàn)證。 IIR數(shù)字濾波器應(yīng)用假定信號(hào)的采樣頻率是600 Hz，輸入信號(hào)的頻率為100 Hz，180 Hz和250 Hz的合成正弦波信號(hào)f(t)=sin(200πt)+sin(360πt)+sin(500πt)，通過截止頻率是120 Hz的巴特沃斯低通濾波器，通過濾波前后頻譜的對比，可以發(fā)現(xiàn)信號(hào)通過濾波器后，兩個(gè)高頻的信號(hào)180 Hz和250 Hz的正弦信號(hào)被濾掉，達(dá)到了濾波的效果。軟件實(shí)現(xiàn)平臺(tái)一般是指基于某種硬件平臺(tái)(如通用PC機(jī)等)為實(shí)現(xiàn)特定的濾波器專門設(shè)計(jì)的濾波器軟件所必須的軟件支持環(huán)境。圖1 IIR數(shù)字濾波器實(shí)現(xiàn)平臺(tái)硬件結(jié)構(gòu)及在線編程。在Matlab中對設(shè)計(jì)好的濾波器進(jìn)行仿真確保所設(shè)計(jì)的濾波器符合要求,然后編寫Verilog代碼實(shí)現(xiàn)算法,在QuartusII中仿真以驗(yàn)證算法的正確性,最后以FPGA作為硬件實(shí)現(xiàn)平臺(tái)測試濾波效果。圖2 濾波器的輸入信號(hào)4. 3 傳輸函數(shù)系數(shù)的量化處理與Ver ilog代碼設(shè)計(jì)好的濾波器,需要把系數(shù)放大若干倍取整數(shù)部分,在FPGA中以節(jié)點(diǎn)形式進(jìn)行存儲(chǔ),取整的二進(jìn)制位數(shù)越多逼近程度越好,但所占用的硬件資源也越大,對速度也有影響。系數(shù)擴(kuò)展前后系統(tǒng)函數(shù)的頻率響應(yīng)在Mat2lab中仿真如圖4和圖5。b2 = int ( 210 3 ( 010237 ) 10 ) = ( 0000111000 ) 2 。利用這種語言,數(shù)字電路系統(tǒng)的設(shè)計(jì)可以從抽象到具體逐層描述自己的設(shè)計(jì)思想,用模塊化思想表示極其復(fù)雜的數(shù)字系統(tǒng)。 in_temp1 = in_temp。 endassign data_out = temp [ 25∶10 ]。 filter為核心模塊。測試原理圖如圖1。而另一種常用矢量激勵(lì)文件為*.vwf，波形矢量文件難以勝任復(fù)雜的數(shù)據(jù)輸入[8]。//仿真起始時(shí)間，單位nsSTOP 12500000 。//matlab 產(chǎn)生的輸入數(shù)據(jù)（12Bit 量化結(jié)果）將Quartus II的Simulator Settings Wizard 指向*.vec，進(jìn)行Timing Simulation 仿真。根據(jù)數(shù)據(jù)結(jié)構(gòu)特點(diǎn)，采用如下代碼讀取數(shù)據(jù)b = find(data == 39。 %取得“=”個(gè)數(shù)j = 0。d(j,3) = data(b(i)+3)。由于圖4(b)是經(jīng)過AD采樣后，進(jìn)行一定位數(shù)的位移使之轉(zhuǎn)化為整數(shù)。首先在Matlab中利用專用的數(shù)字濾波器設(shè)計(jì)分析工具FDATool設(shè)計(jì)出符合要求的濾波器,得到濾波器的傳輸函數(shù),然后采用取整的方法,對傳輸函數(shù)系數(shù)量化處理,以充分發(fā)揮FPGA的高速性能,最后使用Verilog硬件描述語言編程實(shí)現(xiàn)IIR濾波器。仿真可得本文所提算法與EWRLS算法和VFFRLS算法的學(xué)習(xí)曲線比較結(jié)果如圖5所示。綜上所述,該改進(jìn)的RLS算法不僅具有快速收斂和快速跟蹤能力,而且穩(wěn)態(tài)誤差也很小。在穩(wěn)態(tài)系統(tǒng)中,固定遺忘因子的RLS算法具有收斂速度快和穩(wěn)態(tài)誤差小的優(yōu)點(diǎn),因而得到了廣泛地應(yīng)用。在MATLAB仿真平臺(tái)下,本文對改進(jìn)的RLS算法進(jìn)行了仿
物理相關(guān)推薦
鄂ICP備17016276號(hào)-1