【正文】 on等著名大學(xué)有專門的研究小組進(jìn)行相關(guān)研究，在電子設(shè)計(jì)領(lǐng)域權(quán)威的學(xué)術(shù)會(huì)議，DAC （Design Automation Conference）和ICCAD上每年都有相當(dāng)篇幅的論文涉及軟硬件協(xié)同設(shè)計(jì)，每年ACM還召開軟硬件協(xié)同設(shè)計(jì)的專門會(huì)議CODES。該環(huán)境支持軟硬件協(xié)同設(shè)計(jì)流程和嵌入式系統(tǒng)的快速模板制作，系統(tǒng)描述采用細(xì)粒度的程序設(shè)計(jì)語言C，同時(shí)也支持硬件描述語言Verilog和VHDL，這些描述可進(jìn)行仿真和性能分析，以支持系統(tǒng)綜合的決策。軟硬件協(xié)同仿真可看作異構(gòu)仿真的一種，Ptolemy己經(jīng)應(yīng)用于嵌入式系統(tǒng)的算法層和體系結(jié)構(gòu)層描述和驗(yàn)證。國內(nèi)的研究狀況：軟硬件協(xié)同設(shè)計(jì)作為系統(tǒng)級(jí)設(shè)計(jì)的支持技術(shù)，理論上和技術(shù)上還在不斷地發(fā)展和完善中。北京大學(xué)計(jì)算機(jī)系楊芙清院士和程旭教授等人，已研發(fā)成功國內(nèi)第一個(gè)微處理器軟硬件協(xié)同設(shè)計(jì)平臺(tái)；上海嵌入式系統(tǒng)研究所研發(fā)的基于FPGA實(shí)現(xiàn)處理器的ECNUX研發(fā)平臺(tái)。設(shè)計(jì)中具體研究了軟硬件的系統(tǒng)描述、軟硬件劃分、軟硬件綜合等方面的技術(shù)，并在此基礎(chǔ)上設(shè)計(jì)了一個(gè)MP3播放器方案。在上電的時(shí)候，由EEPROM內(nèi)自行啟動(dòng)的加載時(shí)序把數(shù)據(jù)流加入FPGA中，對(duì)其內(nèi)部邏輯進(jìn)行配置。3. FPGA內(nèi)部有豐富的觸發(fā)器I/O引腳。當(dāng)用戶通過原理圖或HDL語言描述一個(gè)邏輯電路以后，F(xiàn)PGA開發(fā)軟件會(huì)自動(dòng)計(jì)算邏輯電路的所有結(jié)果，并把結(jié)果事先寫入RAM，這樣，每輸入一個(gè)信號(hào)進(jìn)行邏輯運(yùn)算相當(dāng)于輸入一個(gè)地址進(jìn)行查表，找出相應(yīng)地址，然后輸出即可。利用結(jié)構(gòu)化，層次化的設(shè)計(jì)方法，一個(gè)大型的數(shù)字電路設(shè)計(jì)首先根據(jù)設(shè)計(jì)的目標(biāo)和規(guī)范劃分為若干個(gè)較小的功能模塊，分別交由不同的設(shè)計(jì)工程師進(jìn)行設(shè)計(jì)。對(duì)要完成的任務(wù)進(jìn)行分解，先對(duì)最高層次中的問題進(jìn)行定義、設(shè)計(jì)、編程和測試，而將其中未解決的問題作為一個(gè)子任務(wù)放到下一層次中去解決?！白皂斚蛳隆钡恼蛟O(shè)計(jì)步驟：首先需要進(jìn)行行為設(shè)計(jì)，要確定該VLSI芯片的功能、性能及允許的芯片面積和成本等。顯然，同一功能塊可以由多種邏輯設(shè)計(jì)加以實(shí)現(xiàn)。最后是將電路圖轉(zhuǎn)換成版圖，進(jìn)行所謂的版圖設(shè)計(jì)。自底向上的設(shè)計(jì)在某種意義上講可以看作上述從頂向下設(shè)計(jì)的逆過程。Sopc設(shè)計(jì)方法的研究所影響的不僅僅是集成電路領(lǐng)域，它還會(huì)對(duì)集成電路以外的領(lǐng)域產(chǎn)生深遠(yuǎn)的影響，這是由集成電路的基礎(chǔ)作用決定的。 圖22 SOPC技術(shù)研究的主演內(nèi)容 軟硬件協(xié)同技術(shù)在Sopc中，尤其是面向特定應(yīng)用的Sopc，軟件和硬件的結(jié)合更加緊密，軟硬件之間的功能劃分，以及軟件和硬件的實(shí)現(xiàn)都沒有固定的模式，而是隨著應(yīng)用的不同而變化。 圖23 典型的軟硬件協(xié)同設(shè)計(jì)流程目前，軟硬件協(xié)同設(shè)計(jì)的研究工作主要包括系統(tǒng)描述、軟硬件劃分、軟硬件協(xié)同綜合和軟硬件協(xié)同模擬幾個(gè)方面。軟硬件混合實(shí)現(xiàn)硬件實(shí)現(xiàn)軟件實(shí)現(xiàn)約束系統(tǒng)成本系統(tǒng)性能圖24 軟硬件劃分及實(shí)現(xiàn)方式比較 軟硬件綜合（Synthesis）的任務(wù)是把高層次的描述自動(dòng)轉(zhuǎn)化為低層次的實(shí)現(xiàn)。 本章小結(jié)本章主要介紹了此研究的相關(guān)領(lǐng)域和技術(shù)，這是本課題應(yīng)用技術(shù)背景的概要性部分，包括Sopc的研究領(lǐng)域及相關(guān)技術(shù)，F(xiàn)PGA器件原理，介紹了MPEG Layer3 的相關(guān)技術(shù)，并研究了Sopc領(lǐng)域的軟硬件協(xié)同技術(shù)。后來，在MPEGI的基礎(chǔ)上，又提出了MPEGII的編碼標(biāo)準(zhǔn)，該標(biāo)準(zhǔn)的音頻部分與MPEGI的音頻部分在 算法上基本一致，但提供了與CCITT的G722相類似的16KHz， KHz和24 KHz的采樣速率，這樣就使得MP3也可以用于低比特率（64Kbps）語音通信中。通過運(yùn)用MPED音頻標(biāo)準(zhǔn)的壓縮技術(shù)，我們可以把存儲(chǔ)空間壓縮到原來的十二分之一而不會(huì)降低聲音的音質(zhì)。所以在編碼的時(shí)候就沒有必要將所有的聲音進(jìn)行編碼，這樣就減小了數(shù)據(jù)量。在此基礎(chǔ)上改進(jìn)其控制功能（例如：播放、暫停、快進(jìn)、下一曲等），設(shè)計(jì)出人性化的交互界面，使消費(fèi)者體驗(yàn)到無處不在的音樂的魅力。：放出音樂和顯示歌曲狀態(tài)。 MP3播放器的軟硬件劃分及組成模塊介紹根據(jù)系統(tǒng)所劃分的功能，處理器、音頻設(shè)備、存儲(chǔ)器、輸入、輸出和交互接口都必須選用硬件設(shè)備實(shí)現(xiàn)。l 這樣減輕CPU運(yùn)算的負(fù)擔(dān)：處理器用來參與控制和傳輸數(shù)據(jù)，而音頻的解碼由專用ASIC來處理大量的數(shù)據(jù)流解碼，并把數(shù)據(jù)傳給音頻器件。 鑒于以上軟硬件實(shí)現(xiàn)方式的優(yōu)缺點(diǎn)以及各方案的可行性，綜合考慮后選用硬件來實(shí)現(xiàn)MP3解碼。MP3解碼電路通過6個(gè)PIO口與DE2開發(fā)板相連。這個(gè)輸出接口可以軟件編程，能兼容市場上的大部分通用的DAC芯片。圖31 MP3解碼電路PCB（1）芯片初始化：檢查STA013芯片是否存在；向STA013傳送SST公司提供的“”配置文件。所要做的就是以盡可能快的速度傳送，只要它小于20Mbit/s。轉(zhuǎn)換后由CS4334的PIN5和PIN8輸出模擬音頻信號(hào)，模擬音頻信號(hào)經(jīng)TDA2822放大后輸出就可以聽到解碼后的MP3音樂了。所有接到I2C總線上的設(shè)備的串行數(shù)據(jù)都接到總線的SDA線，各設(shè)備的時(shí)鐘線SCL接到總線的SCL。為了進(jìn)行通訊，每個(gè)接到I2C總線的設(shè)備都有一個(gè)唯一的地址，以便于主機(jī)尋訪。I2C總線上允許連接多個(gè)微處理器及各種外圍設(shè)備，如存儲(chǔ)器、LED及LCD驅(qū)動(dòng)器、A/D及D/A轉(zhuǎn)換器等。I2C 總線上數(shù)據(jù)的傳輸速率在標(biāo)準(zhǔn)模式下可達(dá)100kbit/s，在快速模式下可達(dá)400kbit/s。如果接收器件在完成其他功能（如一內(nèi)部中斷）前不能接收另一數(shù)據(jù)的完整字節(jié)時(shí)，它可以保持時(shí)鐘線SCL為低，以促使發(fā)送器進(jìn)入等待狀態(tài)，當(dāng)接收器械準(zhǔn)備好接受數(shù)據(jù)的其它字節(jié)并釋放時(shí)鐘SCL后，數(shù)據(jù)傳輸繼續(xù)進(jìn)行。當(dāng)尋址的被控器件不能應(yīng)答時(shí)，數(shù)據(jù)保持為高，接著主控 器產(chǎn)生停止條件終止傳輸。表示一個(gè)通訊過程的開始或者停止，而不是在傳送數(shù)據(jù)。在結(jié)束時(shí)，I2C的兩條線都保持高電平，這就是I2C總線的禁止?fàn)顟B(tài)。而且它是一體化固體介質(zhì)，沒有任何移動(dòng)部分，所以不用擔(dān)心機(jī)械運(yùn)動(dòng)的損壞。這些優(yōu)點(diǎn)使得SD卡備受數(shù)碼產(chǎn)品的青睞。表21 SD卡SPI模式的引腳鎖定引腳名稱類型描述1CSI片選（負(fù)有效）2DII數(shù)據(jù)輸入3VSSS接地4VCCS供電電壓5CLKI時(shí)鐘6VSSS接地7DOO數(shù)據(jù)輸出8RSV9RSV2. SPI協(xié)議SPI是英語Serial Peripheral interface的縮寫，顧名思義就是串行外圍設(shè)備接口。也是所有基于SPI的設(shè)備共有的，它們是SDI（數(shù)據(jù)輸入），SDO（數(shù)據(jù)輸出），SCK（時(shí)鐘），CS（片選）。數(shù)據(jù)輸出通過SDO線，數(shù)據(jù)在時(shí)鐘上升沿或下降沿時(shí)改變，在緊接著的下降沿或上升沿被讀取。同樣，在一個(gè)基于SPI的設(shè)備中，至少有一個(gè)主控設(shè)備。不同的SPI設(shè)備的實(shí)現(xiàn)方式不盡相同，主要是數(shù)據(jù)改變和采集的時(shí)間不同，在時(shí)鐘信號(hào)上沿或下沿采集有不同定義。l 分區(qū)引導(dǎo)扇區(qū)記錄各個(gè)分區(qū)啟動(dòng)的引導(dǎo)程序。SD卡格式化時(shí)，系統(tǒng)采用了FAT16文件格式。在總共512字節(jié)的主引導(dǎo)記錄中，MBR 的引導(dǎo)程序占了其中的446個(gè)字節(jié)（相對(duì)于扇區(qū)首地址的偏移量0H～1BDH），隨后的64字節(jié)（偏移量1BEH～1FDH）為DPT（Disk Partition Table，硬盤分區(qū)表），最后的兩個(gè)字節(jié)“55 AA”（偏移量1FEH～1FFH）是分區(qū)有效的結(jié)束標(biāo)志。表24對(duì)這個(gè)分區(qū)的DPT數(shù)據(jù)進(jìn)行了解釋。它包括一個(gè)稱為基本輸入輸出參數(shù)塊的區(qū)域，保留扇區(qū)的總數(shù)記錄在引導(dǎo)扇區(qū)中的一個(gè)參數(shù)中。l 根目錄區(qū)域。通過簡單地在FAT中添加文件鏈接的個(gè)數(shù)可以任意增加文件大小和子目錄個(gè)數(shù)（只要有空簇存在）。然而，這些鏈并不一定一個(gè)接著一個(gè)在磁盤上存儲(chǔ)，它們經(jīng)常是在整個(gè)數(shù)據(jù)區(qū)域零散的儲(chǔ)存。同傳統(tǒng)設(shè)計(jì)方法相比，軟硬件協(xié)同設(shè)計(jì)提高了設(shè)計(jì)抽象的層次，并拓展了設(shè)計(jì)覆蓋的范圍，采用軟硬件協(xié)同設(shè)計(jì)技術(shù)可以使系統(tǒng)設(shè)計(jì)更好和更快。軟硬件協(xié)同設(shè)計(jì)是為解決上述問題而提出的一種全新的系統(tǒng)設(shè)計(jì)思想。嵌入式系統(tǒng)軟硬件協(xié)同設(shè)計(jì)是讓軟件設(shè)計(jì)和硬件設(shè)計(jì)作為一個(gè)整體并行設(shè)計(jì)，找到軟硬件的最佳結(jié)合點(diǎn)，從而使系統(tǒng)高效工作。系統(tǒng)功能的設(shè)定就是描述系統(tǒng)的功能，并且清晰地描述抽象的行為。功能是輸入，輸出這兩組變量之間的關(guān)系；而算法表示了如何從某個(gè)特定的輸入演變出相應(yīng)的輸出的方法。2. 對(duì)于時(shí)間有高要求的任務(wù)，要進(jìn)行大量數(shù)據(jù)處理的任務(wù)可以考慮使用Nios II所提供的協(xié)處理器來完成。而只有通過軟硬件協(xié)同設(shè)計(jì)，Sopc才能夠發(fā)揮出其最大的生命力。定制MP3播放器控制系統(tǒng)，解碼部分則由搭建的解碼電路來完成。 讀取SD卡方案該部分程序主要負(fù)責(zé)把MP3文件從SD卡中讀取到SDRAM 中，供STA013 解碼用。讀取時(shí)每次讀取一個(gè)扇區(qū)，直到把數(shù)據(jù)全部讀取到SDRAM中。圖43 LCD16027的寫時(shí)序 播放MP3音樂方案這部分程序的主要任務(wù)是控制STA013對(duì)數(shù)據(jù)進(jìn)行解碼以及D/A 轉(zhuǎn)換芯片工作，從而實(shí)現(xiàn)播放MP3 音樂的功能。隨后就是配置STA013和設(shè)置音調(diào)、音量、準(zhǔn)備解壓。其流程如圖45所示。Nios II處理器從SD卡中讀取音樂數(shù)據(jù)并傳至外部MP3解碼電路。SOPC Builder允許選擇和自定義系統(tǒng)模塊的各個(gè)組件和接口。DE2為用戶提供了豐富的外設(shè)及多媒體特性，并具有靈活而可靠的外圍接口設(shè)計(jì)。其封裝為672腳的Fineline BGA，是2C35系列中引腳最多的封裝，最多可以有475個(gè)I/O引腳供用戶使用。由于SOPC Builder不需要直接編寫HDL代碼來定義系統(tǒng)，這極大地節(jié)約了設(shè)計(jì)開發(fā)時(shí)間。通過自動(dòng)完成以前易于出錯(cuò)的工作，SoPC Builder可以節(jié)約幾周甚至幾個(gè)月的開發(fā)時(shí)間。之后單擊Generate，開始生成系統(tǒng)。圖52 SOPC Builder定制硬件系統(tǒng) 硬件系統(tǒng)編譯Altera公司發(fā)布的Quartus ，進(jìn)一步鞏固在CPLD、FPGA和HardCopy ASIC設(shè)計(jì)性能和效能上的領(lǐng)先地位。圖53 硬件系統(tǒng)編譯結(jié)果用Verilog編寫的頂層文件如下:module SD_Card_MusicPlayer ( //////////////////// Clock Input //////////////////// CLOCK_27, // On Board 27 MHz CLOCK_50, // On Board 50 MHz EXT_CLOCK, // External Clock //////////////////// Push Button //////////////////// KEY, // Pushbutton[3:0] //////////////////// DPDT Switch //////////////////// SW, // Toggle Switch[17:0] ///////////////////// LED //////////////////////// LEDG, // LED Green[8:0] LEDR, // LED Red[17:0] ///////////////////// SDRAM Interface //////////////// DRAM_DQ, // SDRAM Data bus 16 Bits DRAM_ADDR, // SDRAM Address bus 12 Bits DRAM_LDQM, // SDRAM Lowbyte Data Mask DRAM_UDQM, // SDRAM Highbyte Data Mask DRAM_WE_N, // SDRAM Write Enable DRAM_CAS_N, // SDRAM Column Address Strobe DRAM_RAS_N, // SDRAM Row Address Strobe DRAM_CS_N, // SDRAM Chip Select DRAM_BA_0, // SDRAM Bank Address 0 DRAM_BA_1, // SDRAM Bank Address 1 DRAM_CLK, // SDRAM Clock DRAM_CKE, // SDRAM Clock Enable //////////////////// Flash Interface //////////////// FL_DQ, // FLASH Data bus 8 Bits FL_ADDR, // FLASH Address bus 20 Bits FL_WE_N, // FLASH Write Enable FL_RST_N, // FLASH Reset FL_OE_N, // FLASH Output Enable FL_CE_N, // FLASH Chip Enable //////////////////// SRAM Interface //////////////// SRAM_DQ, // SRAM Data bus 16 Bits SRAM_ADDR, // SRAM Address bus 18 Bits SRAM_UB_N, // SRAM Highbyte Data Mask SRAM_LB_N, // SRAM Lowbyte Data Mask SRAM_WE_N, // SRAM Write Enable SRAM_CE_N, // SRAM Chip Enable SRAM_OE_N, // SRAM Output Enable //////////////////// LCD Module 16X2 //////////////// LCD_ON, // LCD Power ON/OFF L