【正文】 通過 ModelSim仿真生成的 TestBench可以驗證生成的 VHDL代碼與 Simulink中 DSP模型的一致性。 DSP Builder設計向導 ? 以一個簡單的可控正弦波發(fā)生模塊的設計為例，詳細介紹 DSP Builder的使用方法。 – SinLUT是一個 sin(正弦函數(shù) )值的查找表 (LUT： Look Up Table)模塊，由遞增的地址獲得正弦波的量化值輸出，輸出的 8位正弦波數(shù)據(jù)經延時模塊 Delay后送往Product乘法模塊，與 SinCtrl相乘。 – 在 Matlab主窗口中的命令窗口中鍵入： cd e:/ mkdir /myprj/sinwave cd /myprj/sinwave ? 其中 e:/myprj/sinwave是新建的文件夾，是用來為 Matlab建立工作目錄的。 ? 當安裝完 DSP Builder后，在 Simulink的庫瀏覽器中可以看到“ Altera DSP Builder Blockset”字樣出現(xiàn)在 Libraries列表中，其中包括一些基本的算術單元和一些 Altera的 DSP類的 IP核。 ? 點擊其中的 AltLab項，展開 AltLab，選中庫瀏覽器右側的 SignalCompiler組件，按住鼠標右鍵拖動 SignalCompiler到新模型窗口中 放置 SignalCompiler 放置 Increment Decrement ? 將 Increment Decrement模塊放置到新模型中。 ? 要把 IncCount模塊做成一個線性遞增 (順序加 1)的地址發(fā)生器，就需要對 IncCount模塊的參數(shù)進行相應的設置。因此，為了能在硬件系統(tǒng)上 D/A的輸出也能觀察到此波形，設置所有模塊的數(shù)據(jù)類型為無符號。 ? Clock Phase Selection可設置為 1（二進制）。 ? 注意：若對 DSP Builder庫中的模塊設置參數(shù)值不了解，可以在相應模塊的參數(shù)設置對話框中點擊“ Help”按鈕 (或按 F1鍵 )，調出 DSP Builder的相應幫助，以便了解詳細的模塊參數(shù)說明。把輸出位寬 (Number Of Bits)改為 10，查找表地址線位寬 (Address Width)設為 6。計算式可寫成： – 511*sin([0:2*pi/(2^6):2*pi])+512 – 其中 pi即為常數(shù) π。 ? 在“ Use LPM”處選擇打勾，表示允許 QuartusII利用目標器件中的嵌入式 RAM（在 EAB、 ESB或 M4K模塊中）來構成 SinLUT，即將生成的正弦波數(shù)據(jù)放在嵌入式 RAM構成的 ROM中，這樣可以節(jié)省大量邏輯資源。 放置端口 SinCtrl ? 在 Simulink庫瀏覽器的 Altera DSP Builder Blockset庫中，選中 IO amp。 設置 SinCtrl 放置 Product(乘法 )模塊 ? 在 Simulink庫瀏覽器的 Altera DSP Builder Blockset庫中，選中 Arithmentic庫，找到Product模塊，用鼠標拖放到新建模型窗口中?！?Use Dedicated Circuitry”選項用于對 FPGA中的專用模塊的選擇。 ? SinOut是一個 10位輸出端口，接向 FPGA的輸出端口，與外面的 10位高速 D/A轉換器相接，通過 D/A把 10位數(shù)據(jù)轉換成 1路模擬信號。 Simulink模型仿真 ? 用 DSP Builder Blockset模塊設計好一個新的模型后，可以直接在 Simulink中進行算法級、系統(tǒng)級仿真驗證。 – 把 step模塊與 SinCtrl輸入端口相接。只有一個信號的波形觀察窗口，而若希望可以多觀察幾路信號，可以通過調用多個Scope模塊的方法來實現(xiàn)，也可以通過修改Scope模塊參數(shù)來在同一個 Scope模塊中增加觀察窗。在點擊“ OK”按鈕確認后，可以看到Scope窗口增加了兩個波形觀察窗。 – 在 Simulink庫瀏覽器中，選中 Simulink庫，找到Signal Routing庫下的 Mux模塊，拖放到 sinout模型窗口。 – 先設置模型的仿真激勵。把最后兩項選擇：“ Interpret vector parameters as 1D”和“ Enable zero crossing dectection”都設為打勾。 ? 為了能更好得在波形觀察窗中區(qū)分不同信號，可以在 sinwaveout模型中對連接線進行命名：雙擊對應的連接線，就會出現(xiàn)一個可以輸入文本的小框，在框中輸入信號的名稱?？梢钥闯?SinOut受到了 SinCtrl的控制。用鼠標左鍵可以放大波形 。 Signal Compiler ? 雙擊 sinwaveout模型中的 Signal Compiler模塊，會出現(xiàn)” DSPBuilder Signal Compiler ”對話框。在此輸入 EP2C35F672C6。 如果有警告 (Warning)存在 ， 同錯誤一樣把警告信息顯示在信息框“ Message”中 。 出現(xiàn) MDL to VHDL信息 ? 綜合 – 調用 QuartusII完成綜合過程。 Signal Compiler窗口 ? “Message”信息框中提示信息 ? Info: Generating HDL ? Info: Analyzing Simulink model – Info: Analysis was successful ? Info: Running Quartus II Analysis amp。當 Signal Compiler分析當前 DSP模型有錯誤時，必須去除錯誤才能繼續(xù) DSP Builder流程，即不會出現(xiàn) Signal Compiler窗口。 選擇菜單“ Assignments”→“Device ...”， 在相應的對話框中選 擇 合 適 的 器 件 ， 如 EP1K100QC2083( 或者EP20KE系列的器件 )。選擇菜單“ Processing”→“Start Compilation ...” ，等待Quartus II編譯完成。把鍵控 SinCtrl設置為有效，在示波器上觀察產生的正弦波。 ? 建立完成設計后，還可以利用 Quartus II對DSP Builder設計的電路系統(tǒng)建立一個元件模塊，以便用于更大的系統(tǒng)設計的調用。生成 .vhd文件。