【正文】 設(shè)計(jì)平臺(tái)完成了程序編寫(xiě)和程序調(diào)試，通過(guò)運(yùn)行程序及時(shí)序波形的仿真有效驗(yàn)證了設(shè)計(jì)的正確性，初步實(shí)現(xiàn)了設(shè)計(jì)目標(biāo)。 在 各 種 競(jìng)賽 中 我 們 經(jīng) 常 看 到 有 搶 答 的 環(huán) 節(jié) ， 舉 辦 方 多 數(shù) 采 用 讓 選 手 通 過(guò) 舉 答 題 板 的 方 法 判 斷 選 手 的 答 題權(quán) ， 這 在 某 種 程 度 上 會(huì) 因 為 主 持 人 的 主 觀 判 斷 失 誤 造 成 比 賽 的 不 公 平 性 。（ 3） 電 子 技 術(shù) 全 方 位 進(jìn) 入 EDA 領(lǐng) 域 ， 除 了 日 益 成 熟 的 數(shù) 字 技 術(shù) 外 ， 傳 統(tǒng) 的 電 路 系 統(tǒng) 設(shè) 計(jì) 建 模理 念 發(fā) 生 重 大 的 變 化 ： 軟 件 無(wú) 線 電 技 術(shù) 的 出 席 那 ， 數(shù) 字 信 號(hào) 處 理 和 圖 像 處 理 的 全 硬 件 是 吸 納 方案 的 普 遍 接 受 ， 軟 硬 件 技 術(shù) 的 進(jìn) 一 步 融 合 等 。 （ 7） 軟 硬 件 IP 核 在 電 子 興 業(yè) 的 產(chǎn) 業(yè) 領(lǐng) 域 、技 術(shù) 領(lǐng) 域 和 設(shè) 計(jì) 應(yīng) 用 領(lǐng) 域 得 到 進(jìn) 一 步 確 認(rèn) 和 廣 泛 應(yīng) 用 。 在 Max+plusⅡ 上 可 以 完 成 設(shè) 計(jì) 輸 入 、 元 件 適 配 、 時(shí) 序 仿 真 和 功 能 仿真 、 編 程 下 載 整 個(gè) 流 程 ， 它 提 供 了 一 種 與 結(jié) 構(gòu) 無(wú) 關(guān) 的 設(shè) 計(jì) 環(huán) 境 ， 是 設(shè) 計(jì) 者 能 方 便 地 進(jìn) 行 設(shè) 計(jì) 輸入 、 快 速 處 理 和 器 件 編 程 。 所 以 本 次 設(shè) 計(jì) 的 搶 答 器 拋 棄 了 傳 統(tǒng) 的 設(shè) 計(jì) 方 法 ， 選 擇 了采 用 主 流 的 EDA 技 術(shù) 進(jìn) 行 設(shè) 計(jì) 。外 部 電 路 則 顯 示 組 號(hào) 和 報(bào) 警 。 當(dāng) 選 手 按 動(dòng) 搶 答 鍵 時(shí) ， 搶 答 器 要 完 成 以 下 四 項(xiàng) 工 作 ： ① 優(yōu) 先 級(jí) 電 路 立 即 分 辨 出 搶答 者 的 編 號(hào) ， 并 由 鎖 存 器 進(jìn) 行 鎖 存 ， 然 后 由 譯 碼 顯 示 電 路 顯 示 編 號(hào) ； ② 揚(yáng) 聲 器 發(fā) 出 短 暫 聲 響 ，提 醒 節(jié) 目 主 持 人 注 意 ； ③ 控 制 電 路 要 對(duì) 輸 入 編 碼 電 路 進(jìn) 行 封 鎖 ， 避 免 其 他 選 手 再 次 進(jìn) 行 搶 答 ；④ 編 號(hào) 顯 示 保 持 到 主 持 人 將 系 統(tǒng) 清 零 為 止 。2． 復(fù) 位 控 制 模 塊 ： 給 節(jié) 目 主 持 人 設(shè) 置 一 個(gè) 控 制 開(kāi) 關(guān) ， 用 來(lái) 控 制 系 統(tǒng) 的 清 零 和 搶 答 的 開(kāi) 始 。 硬 件 平 臺(tái) MaxplusⅡ 概 述MaxplusⅡ 是 Altera 公 司 提 供 的 FPGA/CPLD 開(kāi) 發(fā) 集 成 環(huán) 境 ， Altera 是 世 界 上 最 大 可 編程 邏 輯 器 件 的 供 應(yīng) 商 之 一 。 與 結(jié) 構(gòu) 無(wú) 關(guān)MaxplusⅡ 系 統(tǒng) 的 核 心 Complier 支 持 Altera 公 司 的FLEX10K、 FLEX8000、 FLEX6000、 MAX9000、 MAX7000、 MAX5000 和 Classic 可 編 程 邏 輯 器 件 ，提 供 了 世 界 上 唯 一 真 正 與 結(jié) 構(gòu) 無(wú) 關(guān) 的 可 編 程 邏 輯 設(shè) 計(jì) 環(huán) 境 。 硬 件 描 述 語(yǔ) 言 （ HDL）MaxplusⅡ 軟 件 支 持 各 種 HDL 設(shè) 計(jì) 輸 入 選 項(xiàng) ， 包 括 VHDL、 Verilog HDL 和 Altera 自 己的 硬 件 描 述 語(yǔ) 言 AHDL。（ 3） 搶 答 器 具 有 限 時(shí) 回 答 問(wèn) 題 的 功 能 ， 當(dāng) 主 持 人 啟 動(dòng) 倒 計(jì) 時(shí) 開(kāi) 始 鍵 后 ， 要 求 計(jì) 時(shí) 器 采 用倒 計(jì) 時(shí) ， 同 時(shí) 最 后 計(jì) 時(shí) 器 倒 計(jì) 時(shí) 到 00 時(shí) 揚(yáng) 聲 器 會(huì) 發(fā) 出 聲 響 提 示 ； 軟 件 設(shè) 計(jì)成都學(xué)院（成都大學(xué)）課程設(shè)計(jì)報(bào)告 5 子 模 塊 的 設(shè) 計(jì) 思 想 和 實(shí) 現(xiàn)根 據(jù) 對(duì) 搶 答 器 的 功 能 要 求 ， 把 要 設(shè) 計(jì) 的 系 統(tǒng) 劃 分 為 五 個(gè) 功 能 模 塊 ： 搶 答 信 號(hào) 鑒 別 模 塊 、 鎖存 模 塊 、 編 碼 模 塊 、 譯 碼 顯 示 模 塊 和 揚(yáng) 聲 器 控 制 電 路 ， 具 體 的 說(shuō) ， 顯 示 模 塊 又 包 含 最 先 搶 答 的組 別 顯 示 電 路 、 計(jì) 時(shí) 值 顯 示 電 路 。輸 出 信 號(hào) ： 各 組 的 搶 答 按 鈕 顯 示 端 q0,q1,q2,q3,q4,q5,q6,q7。 源 程 序 如下 所 示 ：IF (S =39。 Q1=39。 Q3=39。 Q5=39。 Q7=39。) THENQ0=S0。 Q4=S4。 當(dāng) 清 零 無(wú) 效 ，且 OE 為 0 時(shí) ， 將 輸 入 賦 給 輸 出原 理 框 圖 如 下 ：圖 322 搶答鑒別模塊原理圖該 模 塊 在 Maxplus II 軟 件 中 的 仿 真 結(jié) 果 圖 如 下 圖 ：圖 323 鑒別模塊仿真圖輸出全為零選手搶答輸出搶答組別輸入等于輸出搶答成功S=1 S=0EN=0成都學(xué)院（成都大學(xué)）課程設(shè)計(jì)報(bào)告 7成都學(xué)院（成都大學(xué)）課程設(shè)計(jì)報(bào)告 8 鎖 存 反 饋 模 塊 的 設(shè) 計(jì) 與 實(shí) 現(xiàn)當(dāng) 搶 答 鑒 別 模 塊 成 功 將 各 個(gè) 搶 答 組 的 搶 答 信 號(hào) 輸 出 后 后 ， 必 須 由 鎖 存 電 路 來(lái) 將 搶 答 信 號(hào) 中最 先 搶 答 的 組 別 鎖 定 ， 禁 止 其 他 組 的 信 號(hào) 顯 示 出 來(lái) ， 這 個(gè) 模 塊 是 整 個(gè) 電 路 中 最 重 要 的 地 方 ， 這個(gè) 模 塊 直 接 影 響 主 持 人 對(duì) 比 賽 公 平 進(jìn) 行 的 判 斷 。 最 后 將 Q 值 反 饋 給 C81 模 塊 ， 對(duì) 本 次 的 搶 答 進(jìn) 行 鎖 存 ， 并 將 鎖 存 結(jié) 果 輸 出 給 下 一 級(jí) 電 路 。139。139。139。139。039。Q3amp。Q7。 當(dāng) 輸 入 信 號(hào) 為 01000000 的 時(shí) 候 ， 將 信 號(hào) 編 碼 成0010， 并 賦 給 M。 當(dāng) 輸 入 信 號(hào) 為 00010000 的 時(shí) 候 ， 將 信 號(hào) 編 碼 成0100， 并 賦 給 M。 當(dāng) 輸 入 信 號(hào) 為 00000100 的 時(shí) 候 ， 將 信 號(hào) 編 碼 成0110， 并 賦 給 M。 當(dāng) 輸 入 信 號(hào) 為 00000001 的 時(shí) 候 ， 將 信 號(hào) 編 碼 成1000， 并 賦 給 M。EN = TEMP(7) OR TEMP(6) OR TEMP(5) OR TEMP(4) OR TEMP(3) OR TEMP(2) OR TEMP(1) OR TEMP(0) OR CLR。輸 出 信 號(hào) ： 聲 音 響 起 的 輸 出 端 SOUND。139。139。039。 該 模 塊 的 元 件 圖 如 下 圖 所 示 ：圖 3210 組別譯碼顯示模塊元件圖引 腳 作 用 ：輸 入 信 號(hào) ： 編 碼 信 號(hào) 輸 入 端 M[3..0]。 當(dāng) 輸 入 信 號(hào) 為 0 顯 示 0。 當(dāng) 輸 入 信 號(hào) 為 2 顯 示 為 2。 當(dāng) 輸 入 信 號(hào) 為 4 顯 示 為 4。 當(dāng) 輸 入 信 號(hào) 為 6 顯 示 為 6。 當(dāng) 輸 入 信 號(hào) 為 8 顯 示 為 8。 如 果 輸 入 信 號(hào) 不 是 上 面 幾 種 情 況 則 數(shù)碼 管 不 顯 示 。在 設(shè) 計(jì) 中 選 擇 的 是 這 種 方 法 。系 統(tǒng) 的 總 仿 真 圖 如 下 ：成都學(xué)院（成都大學(xué)）課程設(shè)計(jì)報(bào)告 14圖 42 系統(tǒng)總體仿真圖 結(jié) 果 分 析由 仿 真 波 形 可 以 看 出 ， 當(dāng) S0 先 搶 答 之 后 ， 系 統(tǒng) 便 進(jìn) 入 鎖 存 狀 態(tài) ， 其 他 選 手 按 下 搶 答 鍵 以后 系 統(tǒng) 都 不 會(huì) 改 變 輸 出 結(jié) 果 ， Speaker 遇 到 CLK 上 升 沿 的 時(shí) 候 變 成 高 電 平 ， 開(kāi) 始 發(fā) 聲 。 在 設(shè) 計(jì) 的 過(guò) 程 中 我 曾 經(jīng) 遇到 過(guò) 問(wèn) 題 。 所 有 的 這 些 心 得 會(huì) 對(duì) 我 以 后 的 學(xué) 習(xí) 和 工 作 有 幫 助 作 用 ，衷 心 感 謝 楊 老 師 在 實(shí) 驗(yàn) 過(guò) 程 中 給 我 的 諄 諄 教 導(dǎo) ； 衷 心 感 謝 學(xué) 校 給 我 提 供 這 次 課 程 設(shè) 計(jì) 的 機(jī) 會(huì) 。use 。architecture one of C81 isbeginprocess(s0,s1,s2,s3,s4,s5,s6,s7,s,EN)beginif(s=39。q1=39。q3=39。q5=39。q7=39。) thenq0=s0。q4=s4。end if。use 。architecture one of suocun isbeginprocess(d0,d1,d2,d3,d4,d5,d6,d7)beginif (d0=39。 or d2=39。 or d4=39。 or d6=39。) then q=39。end if。use 。end speaker。)then if(s=39。)then sound=39。end if。編碼模塊程序：library ieee。end bianma。)then m=1111。q3amp。q7。成都學(xué)院（成都大學(xué)）課程設(shè)計(jì)報(bào)告 20when00010000=m=0011。when00000001=m=0111。end process。entity decl7s isport(m:in std_logic_vector(3 downto 0)。when0001=bcd=1011011。when0101=bcd=1111101。end c