【正文】 .............................................. 14 六、致 謝 ......................................................................................................... 15 七、參考文獻(xiàn) ..................................................................................................... 16 附錄 ..................................................................................................................... 17 程序源碼： ....................................................................................... 17 ： ................................................................................................... 38 4 一、緒 論 1．概述 JamesDyson 公司歷時(shí) 4 年研發(fā)了一種神奇的無扇葉風(fēng)扇，它使用了最新的流體動(dòng)力工程技術(shù)，通過高效率的無刷電機(jī)使氣流增加 15 倍，以每秒 118 加侖的速率釋放出來，合 1580CFM的風(fēng)量。其吹風(fēng)原理類似于烘手機(jī)。 ” 2． 特點(diǎn) 這款風(fēng)扇（氣流放大器）有兩個(gè)尺寸： 10 英寸直徑和 12 英寸（ 和 ）， 10英寸的版本有瓦藍(lán)色和銀白色， 12 英寸的風(fēng)扇只有銀白色。和傳統(tǒng)電風(fēng)扇一樣，它能夠 90 度角擺動(dòng)。不過這款風(fēng)扇最大的劣勢就是價(jià)格， 10 英寸風(fēng)扇售價(jià) 美元， 12 英寸的為 美元，合人民幣 2046 元、 2250 元。 圖 21 系統(tǒng)總體設(shè)計(jì)框圖 2．系統(tǒng)總機(jī)構(gòu) 為了實(shí)現(xiàn)設(shè)計(jì)要求的基本功能，本系統(tǒng)必須包含四個(gè)基本功能模塊： 控制模塊 模塊 模塊 其中 FPGA 控制模塊主要用于回應(yīng)傳感器信號(hào)和進(jìn)行顯示程控；傳感器模塊主要用于感應(yīng)是否有物體通過，并形成電平信號(hào)輸出 ,對風(fēng)扇的實(shí)時(shí)控制； 顯示模塊主要用于顯示當(dāng)前風(fēng)扇的氣壓值，及設(shè)置的氣壓值 。 8 三 、 系統(tǒng)電路模塊 FPGA 核心板 型號(hào)： DCP100LX9 名稱： FPGA 核心板 說明：此模塊的 FPGA 芯片采用 XILINX 公司的 XC6SLX9，配置方式 JTAG 全部引出，芯片 時(shí)鐘為 100MHz。處理電路采用由運(yùn)放構(gòu)成的兩級(jí)放大電路實(shí)現(xiàn)對信號(hào)的放大、調(diào)理。 LED 顯示器有兩種不同的形式：一種是 8 個(gè)發(fā)光二極管的陽極都連在一起的，稱之為共陽極 LED 顯示器；另一種是 8 個(gè)發(fā)光二極管的陰極都連在一起的，稱之為共陰極 LED顯示器。為了要顯示某個(gè)字型，則應(yīng)使此字形段的相應(yīng)點(diǎn)二極管點(diǎn)亮，也即送一個(gè)不同的電平組合代表數(shù)據(jù)來控制 LED顯示的字型，此數(shù)據(jù)稱為字符的段碼。只要當(dāng)前顯示的數(shù)據(jù)沒有變化，就無須理睬數(shù)碼顯示管。 當(dāng)需要 要顯示新的數(shù)據(jù)時(shí)，單片機(jī)再發(fā)送新的字型碼。動(dòng)態(tài)掃描用分時(shí)的方法輪流控制每個(gè)顯示器的 COM端，使每個(gè)顯示器輪流電亮。 圖 34 數(shù)碼管顯示和鍵盤電路 12 本設(shè)計(jì)中使用動(dòng)態(tài)掃描的方式對數(shù)碼管進(jìn)行控制掃描，其電路圖如圖 所示，圖中 SRD2 為上拉電阻排，電阻值為 10K，驅(qū)動(dòng)芯片用 74HC573 作為驅(qū)動(dòng)使用， U2 為位選驅(qū)動(dòng)， U3 為段碼驅(qū)動(dòng)，單片機(jī)的 P0 口接 LED 的段碼驅(qū)動(dòng)，單片機(jī)的 P2 口接 LED的位選碼驅(qū)動(dòng)，該器件驅(qū)動(dòng)電 流可以達(dá)到 100mA，而 LED 數(shù)碼管全亮?xí)r，最大電流可以達(dá)到 32mA，如果全部驅(qū)動(dòng)輸出會(huì)將數(shù)碼管燒壞，所以在程序中使用 PWM 輸出的控制，在消隱時(shí)，也就是禁止數(shù)碼管的輸出，之后加上一段時(shí)間的延時(shí)，要確保加入的時(shí)間與顯示時(shí)間和不能超過 20ms，同時(shí) 74HC573 具有鎖存功能，在本設(shè)計(jì)中沒有使用該功能。 在這次畢設(shè)中，我們不但將學(xué)校所學(xué)的《模擬電子技術(shù)》、《數(shù)字電子技術(shù)》、《電子產(chǎn)品組裝工藝》、《 PCB 設(shè)計(jì)》等專業(yè)知識(shí)應(yīng)用到比賽中，實(shí)現(xiàn)了學(xué)以致用，而且專業(yè)知識(shí)和技能得到了大幅度的提升，同時(shí)鍛煉和提高了獨(dú)立 分析問題、解決問題的能 力、 溝通能力及團(tuán)隊(duì)協(xié)作 能力。 再次：調(diào)試的時(shí)候，充分體驗(yàn)了一次工程現(xiàn)場調(diào)試的氛圍，與各位實(shí)驗(yàn)室同學(xué)一起的場景至今仍然歷歷在目。雖然在旁人看來這工作 可能微不足道，但我卻從中學(xué)到了不少東西；體會(huì)到了工作中的酸甜苦辣，也認(rèn)識(shí)到了自己的不足之處。 15 六 、致 謝 首先，也是最主要感謝的是我的指導(dǎo)老師， 張智彬 和 徐書雨 兩位 老師。在此十分感謝 張 老師的細(xì)心指導(dǎo)，才能讓我順利完成 畢業(yè) 論文。 USE 。 ren : in std_logic。 串行總線時(shí)鐘 switch : out std_logic。 小數(shù)點(diǎn)控制 LED7 : out std_logic_vector(6 downto 0)。 RESET : in std_logic。 18 end ponent。 pwm_out:out std_logic。 mode : in std_logic。 end ponent。 u2:display port map( clk=clk, reset=reset, ren=ren,人體紅外控制 pwm_out=pwm_out,電機(jī)控制信號(hào) switch=switch, keyin=keyin, data_in_ce=data_r,AD 采集后的氣壓值 dot=dot, led7=led7, bit8=bit8 19 )。 use 。 ren : in std_logic。 DOT : out std_logic。 architecture Behavioral of display is signal Data0_se,Data1_se,Data2_se: std_logic_vector(3 downto 0)。 每一位的顯示掃描 signal dis_data : integer range 0 to 17。 type process_state_se is (st0_se,st1_se,st2_se)。039。 設(shè)定 的 BCD 碼 20 signal data_in_ce_r : std_logic_vector(11 downto 0)。100MHZ RESET : in std_logic。 begin u1: Key_Control port map( CLK=CLK, RESET=RESET, KEYIN=keyin, KEYout(0)=key_reg(0), KEYout(1)=key_reg(1), KEYout(2)=key_reg(2), KEYout(3)=key_reg(3) )。 then count:=0。clk100hz=not clk100hz。 end process。139。039。 end if。 then if rising_edge (clk100hz) then按鍵延時(shí)時(shí)鐘 防止 10hz 高電平多加 if se=400 then se=0。 elsif key_reg(3)=39。 end if。 end process。 zhuan1=not zhuan1。 else count1:=count1+1。139。or data_inwen_out if ren=39。 elsif pw=100 then低電平時(shí)間為 100 pwm_out=39。 if (ce50 and ce=se) then if pw500 then pwm_out=39。 end if。 elsif pw=1000 then低電平時(shí)間為 100 pwm_out=39。 else pwm_out=39。039。or data_inwen_out pwm_out=39。 end process。 variable memory_data:integer range 0 to 10000。d1:=0000。將要轉(zhuǎn)換的 十進(jìn)制數(shù) d0:=0000。 when st1_se = if memory_data 99 then memory_data:= memory_data100。 else d0:= CONV_STD_LOGIC_VECTOR(memory_data,4)。d1amp。 end case。 variable d1 : std_logic_vector(3 downto 0)。039。current_state=st0。 d2:=0000。 elsif memory_data 9 then memory_data:= memory_data10。 end if。 current_state=st0。 end process。data_in_se(3 downto 0)。 end if。039。 else count:=count+1。 位碼掃描控制 process(clk_scan,RESET) begin if RESET=39。 else dispt=dispt+1。 顯示控制 process(dispt,RESET) begin if RESET=39。 BIT8=01111111。 BIT8=10111111。 BIT8=11011111。 BIT8=11101111。 BIT8=11110111。 BIT8=11111011。 BIT8=11111101。 BIT8=11111110。 BIT8=11111110。 end if。 then LED7=1111111。 2 1011011 26 WHEN 3 = LED7=0110000。 6 1111101 WHEN 7 = LED7=1111000。 A 1110111 WHEN 11 = LED7=0000011。 E 1111001 WHEN 15 = LED7=0001100。 end CASE。 AD 轉(zhuǎn)換部分代碼 library IEEE。 entity ack_check is port( CLK : in std_logic。 串行總線時(shí)鐘 data_shi : out std_logic_vector(11 downto 0) )。 分頻 產(chǎn)生 的 AD 轉(zhuǎn)換頻率 27 signal data_reg : std_logic_vector(11 downto 0)。 type state is (master_start,transmit_master_address,master_noack,start, transmit_slave_address,check_ack1,transmit_reg, check_ack2,stop,read_start,read_sl