計(jì)算機(jī)中常用的邏輯部件-預(yù)覽頁(yè)
【正文】 ，特別是經(jīng)過(guò)公式法化簡(jiǎn)的邏輯表達(dá)式是否為最簡(jiǎn)式很難判斷。 ?卡諾圖的左邊和上邊書(shū)寫(xiě)的規(guī)則是： 兩相鄰小格之間只能有一個(gè)變量是相反的，而其余的變量都是相同的。 ?例如，函數(shù) F=ABC+BCD，可以轉(zhuǎn)換成四個(gè)最小項(xiàng) ABCD、ABCD、 ABCD、 ABCD之或，我們就在四變量卡諾圖相應(yīng)的四個(gè)小格上填“ 1”來(lái)表示該函數(shù)。 ?其次，合并最小項(xiàng)。 邏輯門(mén)的實(shí)現(xiàn) 計(jì)算機(jī)中常用的組合邏輯電路 組合邏輯電路 ? 邏輯電路的輸出完全由當(dāng)前的輸入決定，電路中沒(méi)有存儲(chǔ)單元 。 ?由表寫(xiě)出半加和 Hn的表達(dá)式如下： Hn=Xn 加法器 ?若考慮低位進(jìn)位輸入 Cn1相加，則稱(chēng)為全加器。 ?Fn是 Xn、 Yn相加再和 Cn1相加的結(jié)果 其表達(dá)式為： Fn=Xn Yn Cn1 加法器 ?將 n個(gè)全加器相連可得 n位加法器，但其加法時(shí)間較長(zhǎng)。我們稱(chēng)這種加法器為 超前進(jìn)位加法器 。 由此可得 C2表達(dá)式為：C2=X2Y2+(X2+Y2)X1Y1+(X2+Y2)(X1+Y1)C0 ?同理，可有 C3， C4表達(dá)式如下： C3=X3Y3+(X3+Y3)X2Y2+(X3+Y3)(X2+Y2)X1Y1+(X3+Y3)(X2+Y2)(X1+Y1)C0 C4=X4Y4+(X4+Y4)X3Y3+(X4+Y4)(X3+Y3)X2Y2+(X4+Y4)(X3+Y3)(X2+Y2)X1Y1 +(X4+Y4)(X3+Y3)(X2+Y2)(X1+Y1)C0 加法器 ?下面我們引入 進(jìn)位傳遞函數(shù) Pi和 進(jìn)位產(chǎn)生函數(shù) Gi的概念。 加法器 ? 將 P G1代入 C1～ C4式，便可得： C1=G1+P1C0 （ 低位） C2=G2+P2G1+P2P1C0 C3=G3+P3G2+P3P2G1+P3P2P1C0 C4=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C0 ? 由圖 (a)可知，當(dāng)全加器的輸入均取反碼時(shí)，它的輸出也均取反碼。下面通過(guò)介紹 SN74181型四位 ALU中規(guī)模集成電路來(lái)介紹 ALU的原理。 S0 S1 S2 S3 L L L L L L L H L L H L L L H H L H L L L H L H L H H L L H H H H L L L H L L H H L H L H L H H H H L L H H L H H H H L H H H H A A+B A?B “0” A?B B A?B A?B A+B A?B B A?B “1” A+B A+B A A A+B A+B 減 1 A加 (A?B) (A?B)加 (A+B) A減 B減 1 (A?B)減 1 A加 (A?B) A加 B (A?B)加 (A+B) (A?B)減 1 A加 A A加 (A+B) A加 (A+B) A減 1 A+1 (A+B)加 1 (A+B)加 1 “ 0” A加 (A?B)加 1 (A?B)加 (A+B)加 1 A減 B A?B A加 (A?B)加 1 A加 B加 1 (A?B)加 (A+B)加 1 (A?B) A加 A加 1 A加 (A+B)加 1 A加 (A+B)加 1 A M=H 邏輯運(yùn)算 M=L 算術(shù)運(yùn)算 Cn=1 Cn=0 算術(shù)邏輯單元（ ALU） 圖 74181引腳方框圖 算術(shù)邏輯單元（ ALU） ?用 4片 74181電路可組成 16位 ALU(圖 )。 依此，可得 GN的表達(dá)式為： GN=G3+P3G2+P3P2G1+P3P2P1G0 算術(shù)邏輯單元（ ALU） ?四位一組的組進(jìn)位傳遞函數(shù) PN為“ 1”的條件為： ? X3， Y3中有一個(gè)為“ 1”， ? 同時(shí) X2， Y2中有一個(gè)為“ 1”， ? 同時(shí) X1， Y1中有一個(gè)為“ 1”， ? 同時(shí) X0， Y0中有一個(gè)為“ 1”。 圖 213畫(huà)出了用 74181和 74182芯片構(gòu)成的 16位快速 ALU。例如 AMD公司的AM29332為 32位 ALU,而在 Intel公司的 Pentium處理器中， 32位 ALU僅是芯片內(nèi)的一部分電路。 例如： 3—8譯碼器，即 8選 1譯碼器的輸入信號(hào)有三個(gè)： C、 B、 A（ A為低位），三位二進(jìn)制數(shù)可組成 8個(gè)不同數(shù)字，因此可分別選中輸出 Y0 到 Y7的某一個(gè)輸出，故稱(chēng)為 8選 1譯碼器。又稱(chēng)多路開(kāi)關(guān)或多路選擇器。 ? 觸發(fā)器是構(gòu)成時(shí)序電路的基礎(chǔ)。觸發(fā)器是構(gòu)成時(shí)序電路的基礎(chǔ)。對(duì)使用者來(lái)說(shuō)，在選用觸發(fā)器時(shí)，觸發(fā)方式是必須考慮的因素。鑒于它接收信息的條件是 E出現(xiàn)約定的邏輯電平，故稱(chēng)它為電位觸發(fā)方式觸發(fā)器，簡(jiǎn)稱(chēng)電位觸發(fā)器。 時(shí)序邏輯電路（按時(shí)鐘控制方式來(lái)分） 1. 電位觸發(fā)方式觸發(fā)器 圖 鎖存器 時(shí)序邏輯電路（按時(shí)鐘控制方式來(lái)分） 2. 邊沿觸發(fā)方式觸發(fā)器 ? 具有下列特點(diǎn)的觸發(fā)器稱(chēng)為邊沿觸發(fā)方式觸發(fā)器，簡(jiǎn)稱(chēng)邊沿觸發(fā)器。 下面把邊沿觸發(fā)器和電位觸發(fā)器作一比較。 ? 邊沿觸發(fā)器在 CP正跳變 (對(duì)正邊沿觸發(fā)器 )以外期間出現(xiàn)在 D端的數(shù)據(jù)變化和干擾不會(huì)被接收，因此有很強(qiáng)的抗數(shù)據(jù)端干擾的能力而被廣泛應(yīng)用，它除用來(lái)組成寄存器外，還可用來(lái)組成計(jì)數(shù)器和移位寄存器等。在 CP=1期間主觸發(fā)器接收數(shù)據(jù)；在 CP負(fù)跳變來(lái)到時(shí)，從觸發(fā)器接收主觸發(fā)器最終的狀態(tài)。 寄存器 計(jì)算機(jī)中常用部件，用于暫存二進(jìn)制信息。 Q3 D3 CLK X3 Q2 D2 CLK X2 Q1 D1 CLK X1 Q0 D0 CLK X0 控制端 移位寄存器 ?移位寄存器不僅具有存儲(chǔ)數(shù)據(jù)的功能，而且還具有移位功能
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1