多進制數(shù)字相位調(diào)制系統(tǒng)課程設(shè)計-預覽頁
【正文】 B 和 EDA 等軟件仿真技術(shù)，完成通信專業(yè)相關(guān)課程內(nèi)容的建模和設(shè)計仿真。 按要求格式書寫報告，原理充分、設(shè)計方法及仿真結(jié)果分析正確、條理清晰、 重點突出。多進制相移鍵控也分為多進制絕對相移鍵控和多進制相對（差分）相移鍵控。四相調(diào)相信號是一種四狀態(tài)符號，即符號有 00、 0 11四種狀態(tài)。同理，k位二進制碼構(gòu)成一種狀態(tài)符號的碼元則稱為 k比特碼元。再分別 進行極性變換，把單極性碼變成雙極性碼，然后與載波相乘，形成正交的雙邊帶信號，加法器輸出形成 4PSK 信號。此法是一種正交相平解調(diào)法，又稱極性比較法，原理 圖在下頁 （系統(tǒng) PSK 信號解調(diào)原理框圖） 為了分析方便，可不考慮噪聲的影響。 若解調(diào)π／ 2 移相系統(tǒng)的 PSK 信號，需改變移相網(wǎng)絡(luò)及判決準則。 FPGA clk start 基帶信號 分頻 0176。 串 / 并轉(zhuǎn)換 四選一開關(guān) 調(diào)制信號 （ 3）設(shè)計方法 library ieee。 entity MPSK is port(clk :in std_logic。 調(diào)制信號 end MPSK。2位并行碼寄存器 signal f:std_logic_vector(3 downto 0)。 then if start=39。f(3)=39。 xx(1)=x。039。f(3)=39。 xx(0)=x。 f(0)=39。 end if。 （ 4）仿真結(jié)果及分析 （ MPSK調(diào)制 VHDL程序仿真全圖 ） （ MPSK調(diào)制 VHDL程序仿真局部放大圖 1） （ 5） 結(jié)論 多進制數(shù)字調(diào)制技術(shù)與 FPGA 的結(jié)合使得通信系統(tǒng)的性能得到了迅速的提高。從調(diào)試中我學到了我們平時自己寫程序的時候一定要規(guī)范，字體、格式等等 ， 都要嚴格的按照要求來
畢業(yè)設(shè)計相關(guān)推薦
鄂ICP備17016276號-1