【正文】 片的功耗 ,提高了芯片的性能。 第 2章 TMS320C54x的硬件結(jié)構(gòu) ’C54x的基本結(jié)構(gòu) 1. ’C54x的主要優(yōu)點(diǎn) ① 圍繞 1組程序總線(xiàn)、 3組數(shù)據(jù)總線(xiàn)和 4組地址總線(xiàn)而建立的改進(jìn)哈佛結(jié)構(gòu)，提高了系統(tǒng)的多功能性和操作的靈活性。 第 2章 TMS320C54x的硬件結(jié)構(gòu) 知識(shí)要點(diǎn) ● 內(nèi)外部總線(xiàn)結(jié)構(gòu) ● CPU結(jié)構(gòu) ● 內(nèi)部存儲(chǔ)器結(jié)構(gòu) 第 2章 TMS320C54x的硬件結(jié)構(gòu) ’C54x的基本結(jié)構(gòu) ’C54x的內(nèi)部總線(xiàn)結(jié)構(gòu) ’C54x的中央處理器 ’C54x的存儲(chǔ)空間結(jié)構(gòu) 第 2章 TMS320C54x的硬件結(jié)構(gòu) ’C54x的基本結(jié)構(gòu) TMS320C54x（ 簡(jiǎn)稱(chēng) ’ C54x） 是 TI公司為實(shí)現(xiàn)低功耗、高速實(shí)時(shí)信號(hào)處理而專(zhuān)門(mén)設(shè)計(jì)的 16位定點(diǎn)數(shù)字信號(hào)處理器，采用改進(jìn)的哈佛結(jié)構(gòu)，具有高度的操作靈活性和運(yùn)行速度，適應(yīng)于遠(yuǎn)程通信等實(shí)時(shí)嵌入式應(yīng)用的需要，現(xiàn)已廣泛地應(yīng)用于無(wú)線(xiàn)電通信系統(tǒng)中。 本章主要介紹 TMS320C54x芯片的硬件結(jié)構(gòu)，重點(diǎn)對(duì)芯片的 CPU結(jié)構(gòu)、內(nèi)部存儲(chǔ)器等進(jìn)行了討論。 ③ 具有完善的尋址方式和高度專(zhuān)業(yè)化指令系統(tǒng) ,更適應(yīng)于快速算法的實(shí)現(xiàn)和高級(jí)語(yǔ)言編程的優(yōu)化。 ④ 模塊化結(jié)構(gòu)設(shè)計(jì)，使派生器件得到了更快的發(fā)展。 ② 內(nèi)部總線(xiàn)結(jié)構(gòu) 由一組程序總線(xiàn)、三組數(shù)據(jù)總線(xiàn)和四組地址總線(xiàn)組成，可在一個(gè)指令周期內(nèi)產(chǎn)生兩個(gè)數(shù)據(jù)存儲(chǔ)地址，實(shí)現(xiàn)流水線(xiàn)并行數(shù)據(jù)處理。 當(dāng)需要高速運(yùn)行的程序時(shí)，可將片外 ROM中的程序調(diào)入到片內(nèi) RAM中，以提高程序的運(yùn)行速度，降低對(duì)外部 ROM的速度要求，增強(qiáng)系統(tǒng)的整體抗干擾性能。 64K字的 I/O空間可通過(guò)外加緩沖器或鎖存電路，配合外部 I/O讀寫(xiě)控制時(shí)序構(gòu)成片外外設(shè)的控制電路。信息可通過(guò)’ C54x的片內(nèi)存儲(chǔ)器與主機(jī)進(jìn)行數(shù)據(jù)交換。 硬件中斷： 軟件中斷 ： 由外圍設(shè)備信號(hào)引起的中斷 。 包括所有的軟件中斷和兩個(gè)外部 中斷管理優(yōu)先級(jí) ： 11~16個(gè)固定級(jí) 。 PB總線(xiàn)既可以將程序空間的操作數(shù)據(jù) (如系數(shù)表 )送至數(shù)據(jù)空間的目標(biāo)地址中 ， 以實(shí)現(xiàn)數(shù)據(jù)移動(dòng) ， 也可以將程序空間的操作數(shù)據(jù)傳送乘法器和加法器中 ， 以便執(zhí)行乘法 累加操作 。 數(shù)據(jù)地址產(chǎn)生器 DAGEN 程序地址產(chǎn)生器 PAGEN 3． 地址總線(xiàn) PAB、 CAB、 DAB和 EAB 用來(lái)提供執(zhí)行指令所需的地址 。 ’ C54x的 CPU采用了流水線(xiàn)指令執(zhí)行結(jié)構(gòu)和相應(yīng)的并行結(jié)構(gòu)設(shè)計(jì)，使其能在一個(gè)指令周期內(nèi)，高速地完成多項(xiàng)算術(shù)運(yùn)算。但在執(zhí)行存儲(chǔ)器到存儲(chǔ)器的算術(shù)邏輯運(yùn)算指令時(shí) （ 如ADDM、 ANDM、 ORM和 XORM） ， 其運(yùn)算結(jié)果則存入指令指定的目的存儲(chǔ)器 。 第 2章 TMS320C54x的硬件結(jié)構(gòu) (3) ALU輸入數(shù)據(jù)的預(yù)處理 當(dāng) 16位數(shù)據(jù)存儲(chǔ)器操作數(shù)通過(guò)數(shù)據(jù)總線(xiàn) DB或 CB輸入時(shí) ， ALU將采用兩種方式對(duì)操作數(shù)進(jìn)行預(yù)處理 。 第 2章 TMS320C54x的硬件結(jié)構(gòu) 2．溢出處理 ALU的飽和邏輯可以對(duì)運(yùn)算結(jié)果進(jìn)行溢出處理。 ③ 狀態(tài)寄存器 ST0中與目標(biāo)累加器相關(guān)的溢出標(biāo)志 OVA或 OVB被置 1。 第 2章 TMS320C54x的硬件結(jié)構(gòu) 注意： ① 進(jìn)位位 C不受裝載累加器操作 、 邏輯操作 、 非算術(shù)運(yùn)算和控制指令的影響； ② 可通過(guò)寄存器操作指令 RSBX和 SSBX對(duì) 其進(jìn)行置位和復(fù)位 。 第 2章 TMS320C54x的硬件結(jié)構(gòu) 累加器 A和 B ’C54x芯片有兩個(gè)獨(dú)立的 40位累加器 A和 B， 可以作為 ALU或 MAC的目標(biāo)寄存器 ， 存放運(yùn)算結(jié)果 ， 也可以作為 ALU或 MAC的一個(gè)輸入 。 第 2章 TMS320C54x的硬件結(jié)構(gòu) 累加器存儲(chǔ)操作 使用 STH、 STL、 STLM、 SACCD等指令或并行存儲(chǔ)指令 ， 可以把累加器中的內(nèi)容保存到數(shù)據(jù)存儲(chǔ)器中 。 右移存儲(chǔ) ， AH(BH)右移 AL(BL)， AL(BL)存入存儲(chǔ)器； 左移存儲(chǔ) ， 用 0左 移 AL(BL)， AL(BL)存入存儲(chǔ)器 。 所移動(dòng)的位數(shù)可由ST1中的 ASM或被指定的暫存器 T決定 。 ④ 用來(lái)選擇最高有效字和最低有效字。 ① 在 ALU運(yùn)算之前 ， 對(duì)輸入數(shù)據(jù)進(jìn)行數(shù)據(jù)定標(biāo)； ② 對(duì)累加器進(jìn)行算術(shù)或邏輯移位； ③ 對(duì)累加器進(jìn)行歸一化處理； ④ 在累加器的內(nèi)容存入數(shù)據(jù)存儲(chǔ)器之前 ， 對(duì)存儲(chǔ)數(shù) 據(jù)進(jìn)行定標(biāo) 。 如： LDU、 ADDS和 SUBS指令 ， 操作數(shù)為無(wú)符號(hào)數(shù) ， 不進(jìn)行符號(hào)位擴(kuò)展 。 這種移位操作能使 CPU完成數(shù)據(jù)的定標(biāo) 、 位提取 、擴(kuò)展算術(shù)和溢出保護(hù)等操作 。 MAC單元具有強(qiáng)大的乘法 累加運(yùn)算功能 ， 可在一個(gè)流水線(xiàn)周期內(nèi)完成 1次乘法運(yùn)算和 1次加法運(yùn)算 。 ① 來(lái)自數(shù)據(jù)總線(xiàn) DB的數(shù)據(jù)存儲(chǔ)器操作數(shù)； ② 來(lái)自數(shù)據(jù)總線(xiàn) CB的數(shù)據(jù)存儲(chǔ)器操作數(shù)； ③ 來(lái)自程序總線(xiàn) PB的程序存儲(chǔ)器操作數(shù)； ④ 來(lái)自累加器 A的 32~16位操作數(shù) 。 擴(kuò)展的方法：在每個(gè)乘數(shù)的最高位前增加一個(gè)符號(hào)位 ， 其值由乘數(shù)的最高位決定 ， 即 正數(shù)為 0， 負(fù)數(shù)為 1。 當(dāng) FRCT=1時(shí) ， 乘 法 結(jié)果左移一位 ， 消去多余的符號(hào)位 ， 相應(yīng)的定標(biāo)值加 1。 YA輸入： ① 來(lái)自累加器 A的操作數(shù)； ② 來(lái)自累加器 B的操作數(shù) 。 第 2章 TMS320C54x的硬件結(jié)構(gòu) 比較電路 COMP 狀態(tài)轉(zhuǎn)移寄存器 TRN 狀態(tài)比較寄存器 TC MUX COMP TRN TC CCSU A B MSW/LSW 選擇 EB15~EB0 來(lái)自桶形移位器 多路選擇器 MUX 第 2章 TMS320C54x的硬件結(jié)構(gòu) ① 比較電路 COMP將累加器 A或 B的高 階 位與低階位進(jìn)行比較； ② 比較結(jié)果分別送入 TRN和 TC中，記錄比較結(jié)果以便程序調(diào)試 ； ③ 比較結(jié)果 輸出至 寫(xiě)選擇電路，選擇較大的數(shù)據(jù)； ④ 將選擇的數(shù)據(jù)通過(guò)總線(xiàn) EB存入指定的存儲(chǔ)單元。 第 2章 TMS320C54x的硬件結(jié)構(gòu) 1． 狀態(tài)寄存器 0（ ST0） 主要反映處理器的尋址要求和計(jì)算機(jī)的運(yùn)行狀態(tài) 。 用來(lái)保存 ALU測(cè)試操作的結(jié)果。 用來(lái)反映 A/B是否產(chǎn)生溢出。 用來(lái)指示當(dāng)前是否在執(zhí)行塊重復(fù)操作 。 XF： 外部 XF引腳狀態(tài)控制位 。 HM=0 CPU從內(nèi)部程序存儲(chǔ)器取指 ， 繼續(xù)執(zhí)行內(nèi)部操作 。 0： 保留位 ， 未被使用 ， 總是讀為 0。 SX 數(shù)據(jù)進(jìn)入 ALU之前禁止符號(hào)位擴(kuò)展； SXM=1 數(shù)據(jù)進(jìn)入 ALU之前進(jìn)行符號(hào)位擴(kuò)展 。 FRCT=1 乘法器的輸出左移一位 ， 消除多余的符號(hào)位 。 為某些具有移位操作的指令設(shè)定一個(gè)從 16~15范圍內(nèi)的移位值 。 AVIS： 用來(lái)決定是否可以從器件地址引腳線(xiàn)看到內(nèi)部程序空間地址線(xiàn)； DROM： 用來(lái)決定片內(nèi) ROM是否可以映射到數(shù)據(jù)存儲(chǔ)空間 ； CLKOFF： 用來(lái)決定時(shí)鐘輸出引腳 CLKOUT是否有信號(hào)輸出； SMUL： 用來(lái)決定乘法結(jié)果是否需要進(jìn)行飽和處理； SST： 用來(lái)決定累加器中的數(shù)據(jù)在存儲(chǔ)到存儲(chǔ)器之前 ， 是否需要飽和處理 。 片內(nèi) RAM SARAM DARAM —— 單尋址 RAM —— 雙尋址 RAM DARAM： 由存儲(chǔ)器內(nèi)的一些分塊組成。 DARAM和 SARAM既可以 被映射到數(shù)據(jù)存儲(chǔ)空間用來(lái)存儲(chǔ)數(shù)據(jù)，也可以映射到程序空間用來(lái)存儲(chǔ)程序代碼。 ROM可以靈活地映射到程序存儲(chǔ)空間 ， 同時(shí)也可以部分地映射到數(shù)據(jù)存儲(chǔ)空間 。193。196。 它的內(nèi)部 ROM和 DARAM可通過(guò)軟件映射到程序空間 。 ● MP/MC控制位用來(lái)決定程序存儲(chǔ)空間是否使用內(nèi)部存儲(chǔ)器 。 4000H~FFFFH程序存儲(chǔ)空間定義為外部存儲(chǔ)器 。 當(dāng) OVLY= 1時(shí)，程序存儲(chǔ)空間使用內(nèi)部 RAM。 如： ’ C5409和 ’ C5416可擴(kuò)展到 8M。 XPC=127 XPC=1 XPC=0 Page127 64K 7F 0000H … … … 7F FFFFH 02 0000H 02 FFFFH Page1 64K 01 0000H 01 FFFFH Page0 64K 00 0000H 00 FFFFH XPC=2 Page2 64K 第 2章 TMS320C54x的硬件結(jié)構(gòu) 當(dāng) OVLY=1時(shí)，片內(nèi) RAM允許映射到程序空間，程序存儲(chǔ)器的每一頁(yè)都由兩部分組成： 32K字的公共塊和 32K字的專(zhuān)用塊。 整個(gè)程序存儲(chǔ)空間分成 16頁(yè)，每頁(yè)共計(jì) 64K字。 第 2章 TMS320C54x的硬件結(jié)構(gòu) 3． 內(nèi)部 ROM ’C5402共有 4K字的內(nèi)部 ROM。 ● 256字 μ律擴(kuò)展表。 F800H~ FBFFH FC00H~FCFFH FD00H~FDFFH FE00H~FEFFH FF00H~FF7FH FF80H~FFFFH 引導(dǎo)程序 μ 律擴(kuò)展表 A律擴(kuò)展表 sin函數(shù)表 保留 中斷向量表 F800H F900H FA00H FB00H FC00H FD00H 00H FF00H FF80H 第 2章 TMS320C54x的硬件結(jié)構(gòu) 數(shù)據(jù)存儲(chǔ)空間 用來(lái)存放執(zhí)行指令所使用的數(shù)據(jù) ， 包括需要處理的數(shù)據(jù)或數(shù)據(jù)處理的中間結(jié)果 。 當(dāng) CPU發(fā)生的數(shù)據(jù)地址不在內(nèi)部存儲(chǔ)器的范圍內(nèi)時(shí) ， CPU自動(dòng)對(duì)外部數(shù)據(jù)存儲(chǔ)器尋址 。 當(dāng) DROM=0時(shí) ， 內(nèi)部 ROM不映射到數(shù)據(jù)空間； 當(dāng) DROM=1時(shí) ， 部分內(nèi)部 ROM映射到數(shù)據(jù)存儲(chǔ)空間 。 第 2章 TMS320C54x的硬件結(jié)構(gòu) 數(shù)據(jù)存儲(chǔ)器可以駐留在內(nèi)部或映射到外部 RAM中 。 這些寄存器全部映射到數(shù)據(jù)存儲(chǔ)空間 ， 稱(chēng)作存儲(chǔ)器映像寄存器 MMR。 ’C5402的 CPU寄存器共有 27個(gè) ， CPU訪(fǎng)問(wèn)這些寄存器時(shí) ， 不需要插入等待時(shí)間 。 ? 暫存器 SPRAM 功能： 用來(lái)暫存變量 。 不同型號(hào)的芯片具有不同的片內(nèi)外設(shè)寄存器 。 ’C549片內(nèi)外設(shè)寄存器 地址 符號(hào) 寄存器名稱(chēng) 地址 符號(hào) 寄存器名稱(chēng) 20H BDRR0 緩沖串行口 0數(shù)據(jù)接收寄存器 35H TRAD TDM串行口接收地址寄存器 21H BDXR0 緩沖串行口 0數(shù)據(jù)發(fā)送寄存器 36~37H 保留 22H BSPC0 緩沖串行口 0控制寄存器 38H AXR0 ABU0發(fā)送地址寄存器 23H BSPCE0 緩沖串行口 0控制擴(kuò)展寄存器 39H BKX0 ABU0發(fā)送緩沖范圍寄存器 24H TIM 定時(shí)設(shè)定寄存器 3AH ARR0 ABU0接收地址寄存器 25H PRD 定時(shí)周期寄存器 3BH BKR0 ABU0接收緩沖范圍寄存器 26H TCR 定時(shí)控制寄存器 3CH AXR1 ABU1發(fā)送地址寄存器 27H 保留 3DH BKX1 ABU1發(fā)送緩沖范圍寄存器 28H SWWSR 軟件等待狀態(tài)寄存器 3EH ARR1 ABU1接收地址寄存器 29H BSCR 多路開(kāi)關(guān)控制寄存器 3FH BKR1 ABU1接收緩沖范圍寄存器 2A~2BH 保留 40H BDRR1 緩沖串行口 1數(shù)據(jù)接收寄存器 2CH HPIC 主機(jī)口（ H