【正文】 4HC573 鎖存器 驅動 5 個 數碼管。 5 LED dynamic display, display circuit used by 1, 74 hc138 decoder and 74 hc573 latch drive five digital tube. Key Words: frequency meter, EDA technologythe, CPLD and single chip microputer, such as precision measurement III目錄 摘要 ................................................................. I Abstract ............................................................ II 第一章 概述 .......................................... 錯誤 !未定義書簽。比如在我們的日常生活中最常見設備 —— 時鐘就是頻率測量的應用，根據測量頻率來計算時間，我們在科研中常用的 GPS設備通過測量頻率也在進行 GPS 點與 GPS 衛(wèi)星距離的計算，從而計算出 GPS 坐標。而以中界頻率為界限，對于低頻的信號使用測周期法，對于高 頻的信號使用測頻法，這樣可以確保測試的準確性。早先的數字頻率計大部分由分立元件組成，它的測量范圍、精度以及速度都受到非常多的限制。 在設備選擇上，使用 Atmel 公司生產的 AT89C51 單片機和 EPM7128SLC8415。 EPM7128SLC8415是使用氧化物半導體 EZPROM 的先進的技術制造的第二代 MAX 產品。頻率測量儀器的性能也是不一樣的。在此測量方式中，被測信號的頻率發(fā)生改變，它的精度也隨之發(fā)生改變。但若被測信號頻率過低則存在測量精度與實時性之間的矛盾。通過計算對 10KHZ 以下的信號用測頻法測量反應的時間會大于或等于 10 秒的時間，低頻為了得到準確的頻率值，甚至要等到幾個小時，必然不可行。這種方法誤差比較大 ,而最大誤差也是 δ =1/(N 1)*100% 。 倍頻法 把頻率測量范圍分成多個頻段，使用倍頻技術，根據頻段設置倍頻系數，將經整形的低頻信號進行倍頻后再進行測量，對高頻段則直接進行測量。使用局限很大，然而等精度頻率計測量精度很高，并且測試頻段一直保持完全準確，被測精度不會隨被測信號頻率變化而發(fā)生變化。 7 前 置 放 大 電 路脈 沖 信 號 處 理 電路頻 率 、 周 期 測 量電 路占 空 比 測 量 電 路被 測 信 號 輸 入 波 形 整 形 電 路控 制 欲 數 據 處 理電 路脈 沖 寬 度 測 量 電路顯 示 電 路標 準 頻 率 信 號 發(fā)生 電 路 圖 頻率計組成模塊框圖 8 第三章 硬件電路 設計 系統(tǒng)的組成 等精度數字頻率計涉 及到的計算包括加、減、乘、除，耗用的資源比較大，用一般中小規(guī)模 CPLD/FPGA 芯片難以實現。 C P L DA T 8 9 C 5 1單 片 機六 個 L E D 數 碼 管顯 示 驅 動信 號 放 大 與 整 形 電 路晶 振頻 率復 位占 空 比 脈 寬 周 期P 0P 3 . 0 ~ P 3 . 3R E TP 1P 2 . 0 ~ P 2 . 7T C L IB C L I 圖 系統(tǒng)的組成框圖 9 系統(tǒng)的基本工作方式 (1) P0 口是單片機與 FPGA 的數據傳送通信口， P3 口用于鍵盤掃描，實現各測試功能的轉換； P1 口為雙向控制口。 (3) BCLK 為測頻標準頻率 50 MHz 信號輸入端，由晶體振蕩源電路提供。其基本設計方法是借助集成開發(fā)軟件平臺，用原理圖、硬件描述語言等方法，生成相應的目標文件，通過下載電纜將代碼傳送到目標芯片中，實現設計的數字系統(tǒng)。 (3) ENDD()：脈寬計數結束狀態(tài)信號， ENDD=1 計數結束。 (6) EEND()：等精度測頻計數結束狀態(tài)信號， EEND=0 時計數結束。 (3) 預置門定時結束信號把 CONTRL 的 START 端置為低電平 (由單片機來完成 )，在被測信號的下一個脈沖的上沿到來時， CNT1 停止計數，同時關斷 CNT2 對fs的計數。 脈沖寬度測量和占空比測量模塊設計 根據上述脈寬測量原理，設計如圖 (CONTRL2)所示的電路原理示意圖。 (4) 在被測脈沖的下沿到來時， CONTRL2 的 PUL 端輸出低電平，計數器 CNT2 被關斷。占空比的測量方法是通過測量脈沖寬度記錄 CNT2 的計數值 N1，然后將輸入信號反相，再測量脈沖寬度，測得 CNT2 計數值 N2 則可以計算出： 單片機主控模塊 硬件電路 設計 AT89C51 單片機 AT89C51 單片機是一種帶 4K字節(jié) FLASH 存儲器（ FPEROM— Flash Programmable and Erasable Read Only Memory）的低電壓、高性能 CMOS 8 位微處理器。 AT89C51 內部主要包含以下部件： （ 1） 一個 8 位 CPU； （ 2） 一個片內振蕩器及時鐘電路； （ 3） 4K 字節(jié) ROM 程序存儲器： （ 4） 128 字節(jié) RAM 數據存儲器； （ 5） 兩個 16 位定時器 /計數器； （ 6） 可尋址 64K 外部數據存儲器和 64K外部程序存儲 器空間的控制電路； （ 7） 32 條可編程的 I/O 線（四個 6位并行 I/O 端口） （ 8） 一個可編程全雙工串行口； （ 9） 具有五個中斷源、兩個優(yōu)先級嵌套中斷結構。 P1 口：標準輸入輸出 I/O， P1口管腳寫入 1后，被內部上拉為高，可用作輸入。 16 P3 口：既可以作標準輸入輸出 I/O，也可作為 AT89C51 的一些特殊功能口： 管腳 備選功能 RXD（串行輸入口） TXD（串行輸出口） /INT0（外部中斷 0） /INT1（外部中斷 1） T0（記時器 0外部輸入） T1（記時器 1外部輸入） /WR（外部數據存儲器寫選通） /RD（外部數據存儲器讀選通） RST：復位輸入。在平時， ALE 端以不變的頻率周期輸出正脈沖信號，此頻率為振蕩器頻率的 1/6。 /EA / VPP：當 /EA 保持低電平時，則在此期間外部程序存儲器（ 0000HFFFFH），不管是否有內部程序存儲器。 XTAL2：來自反向振蕩器的輸出。 74HC573 鎖存器 D02D13D24D35D46D57D68D79Q019Q118Q217Q316Q415Q514Q613Q712LE11OE1U17 4 HC5 7 3 圖 74HC573 鎖存器 單片機與 LED 顯示模塊的設計 本次設計采用六個共陰極數碼管，一個鎖存器與一個譯碼器構成顯示模塊，本次設計采用動態(tài)顯示模式，其中 ~ 口為數碼管顯示內容的輸出口，通過一個 74HC573 鎖存器與六個 LED 數碼管連接， ~ 為數碼管顯示選擇控制端，通過一個 74HC138 與數碼管的公共陰極相連，用來控制數碼管的選通與斷開。具體的硬件連接如圖 所示。 開始顯示 “P.” MOV LED7, 0CFH DIR: LCALL DISP 。 調測周期子程序 CLR LCALL KKEYI JB , KK0 SJMP KKKK1 KK2: CJNE A, 02H, KK3 KKKK2: SETB LCALL TESPW 。本系統(tǒng)的優(yōu)點是使以前的測量頻率方法與測量周期法 缺點得到了克服，可以在頻率的范圍內變化，而且測量的精確度非常高。 4．在使用工具方面，我在設計過程中，綜合運用了一些當前比較主流的設計軟件和器件。尤其要強烈的感謝我的導師張娟老師，在整個畢業(yè)設計過程中，張老師從軟硬件方面都給我提出了很多寶貴的意見，才使我的設計工作能得以順利進行。在此向幫助和指導過我的各位老師表示最中心的感謝！ 其次，電子信息工程系的各位同學在學習上都給了我莫大的幫助， 在我寫論文的過程中給予我很多 所需 素材，在論文的 排版 過程中提供 莫大 的幫助。 最后，由于本人水平和時間有限，所寫論文難免有許多不足之處，懇請老師與同學批評指正。 作 者 簽 名： 日 期： 指導教師簽名： 日 期： 使用授權說明 本人完全了解 大學關于收集、保存、使用畢業(yè)設計（論文）的規(guī)定，即：按照學校要求提交畢業(yè)設計（論文）的印刷本和電子版本；學校有權保存畢業(yè)設計（論文）的印刷本和電子版，并提供目錄檢索與閱覽服務；學?？梢圆捎糜坝?、縮印、數字化或其它復制手段保存論文； 32 在不以贏利為目的前提下，學?？梢怨颊撐牡牟糠只蛉績热?。本人完全意識到本聲明的法律后果由本人承擔。 作者簽名： 日期： 年 月 日 導師簽名： 日期： 年 月 日 34 注 意 事 項 （論文）的內容包括： 1）封面（按教務處制定的標準封面格式制作） 2）原創(chuàng)性聲明 3）中文摘要（ 300 字左右）、關鍵詞 4）外文摘要、關鍵詞 5）目次頁（附件不統(tǒng)一編入） 6）論文主體部分：引言（或緒論 ）、正文、結論 7）參考文獻 8）致謝 9）附錄（對論文支持必要時） ：理工類設計（論文）正文字數不少于 1萬字（不包括圖紙、程序清單等），文科類論文正文字數不少于