【正文】 問題,其中包括線的接觸不良和芯片的接觸不良,在實驗過程中,數碼管有幾段二極管時隱時現(xiàn),一端接地,另一端接觸每一段二極管,發(fā)現(xiàn)二極管能正常顯示的,再用萬用表歐姆檔檢測每一根線是否接觸良好,在檢測過程中發(fā)現(xiàn)有幾根線有時能接通,有時不能接通,用萬用表歐姆檔檢測有幾個引腳本該相通的地方卻未通,而檢測的導線狀況良好,其解決方法為把CD4511的芯片拔出,根據面包板孔的的狀況重新調整其引腳,使其正對于孔,再用力均勻地將芯片插入面包板中,此后發(fā)現(xiàn)能正常顯示,本次實驗中還發(fā)現(xiàn)一塊壞的LED數碼管和兩塊壞的CD4511,發(fā)現(xiàn)電路只能4,5的跳動,后經發(fā)現(xiàn)是由于接到與非門的引腳接錯一根所至,出現(xiàn)時和分都能正常校正時,但秒卻受到影響,特別時一較分鐘的時候秒亂跳,而不校時的時候,秒從40跳到59,然后又跳回40,分和秒之間無進位,電路在時,分,秒進位過程中能正常顯示,校正電路的連線沒有錯誤,后用萬用表的直流電壓檔帶電檢測秒十位的QA,QB,QC和QD腳,發(fā)現(xiàn)QA腳時有電壓時而無電壓,再檢測秒到分和分到時的進位端, 在制作報時電路的過程中,發(fā)現(xiàn)蜂鳴器在57分59秒的時候就開始報時,后經檢測電路發(fā)現(xiàn)是由于把74HC30芯片當16引腳的芯片來接,以至接線都錯位,把時個位的QD和時十位的1腳斷開,然后時十位的1腳接到晶振的3腳,時十位的3腳接到秒個位的1腳,所連接的電路圖無法正常工作,時十位從09的跳,時個位只能顯示一個0,在這個電路中3腳的分頻用到兩次,故無法正常顯示,因此要把12進制接到74HC390的一個邏輯電路空出來用于分頻即可,因此把時十位的CD4511的12,6腳接地,7腳改為接74HC390的5腳,74HC390的3,4腳斷開,然后4腳接9腳即可,其中空出的74HC390的3腳就可用于2Hz的分頻,分頻后變?yōu)?Hz,在此次的數字鐘設計過程中,十進制,六十進制的進位及十二進制的接法中,要求熟悉邏輯電路及其芯片各引腳的功能,往往是先仿真后連接實物圖,但有時候仿真和電路連接并不是完全一致的,例如仿真的連接示意圖中,往往沒有接高電平的16腳或14腳以及接低電平的7腳或8腳,其本身就是一個十進制計數器,在仿真電路中必須連接反饋線才能正常顯示,而在實際電路中無需再連接,此次的數字鐘設計重在于仿真和接線,雖然能把電路圖接出來,并能正常顯示,通過這次的設計實驗更進一步地增強了實驗的動手能力.。電路仿真與調試。有校時功能,可以分別對時及分進行單獨校時,使其校正到標準時間。如晶振為32768 Hz，秒、分、時、日分別為60、60、27進制計數器、秒、分均為60進制，即顯示00～59，它們的個位為十進制，十位為六進制。(或仿真電路圖)。此次設計數字電子鐘是為了了解數字鐘的原理，在設計數字電子鐘的過程中，用 數字電子技術的理論和制作實踐相結合，進一步加深數字電子技術課程知識的理解和應用，同時學會使用Multisim電子設計軟件。但由于在運行完四個周期后還會繼續(xù)運行，導致數據無法保存，所以需要加一個計數器（這里采用74HC160）。此處保存使用移位寄存器（因為前面我們使用了移位寄存器，且其也移動四位，所以可以使用前面使用的移位寄存器來實現(xiàn)數據的保存）。圖19 蘇州科技大學 電子與信息工程學院 數字電子技術基礎課程設計報告電子1412姓名：孫瑋設計思路：假設一個四位二進制數為ABCD，另外一個為EFGH，則其相乘的運算過程為：ABCD*EFGH=(A*E)(B*E)(C*E)(D*E)000+(A*F)(B*F)(C*F)(D*F)00+(A*G)(B*G)(C*G)(D*G)0+(A*H)(B*H)(C*H)(D*H)。而其前四位可由74283將ABCD與OKL相加得到，最終輸出七位二進制數。由上式可知，H可以直接輸出，其為二進制的最低位。（15分）圖18 蘇州科技大學 電子與信息工程學院 數字電子技術基礎課程設計報告電子1412姓名：孫瑋如圖18所示為仿真的截圖。整體時鐘電路置數：將每一片的74HC160的輸入端連接到一個開關，通過控制開關的連接控制輸入1或者0。秒鐘與分鐘之間的連接：當秒鐘計到59時，會對分鐘產生進位。秒鐘設計：秒鐘是六十進制，用兩片74HC160實現(xiàn)，第一片作為秒，十進制，第二片作為十秒，設置成六進制，并將第一片的進位信號連接到第二片的ENT與ENP；秒位滿十進制進位溢出給十秒位計數信號，所以秒位計十次，十秒位計一次，從而實現(xiàn)六十進制。因此，圖中電路所產生信號頻率為f=1/T=476Hz。它的功能是將正弦波轉化為方波信號。電路輸出方程為C= Q0Q1Q2Q3。（10分）圖9 圖9所示為由四個JK觸發(fā)器構成的十六進制計數電路。圖8所示為74151數據選擇器的邏輯轉換表。當數據加到1111時，在RCO處產生進位。其輸入端邏輯電平如下圖所示。將73HC148的輸出作為74HC138的地址輸入可以實現(xiàn)完整的編碼解碼電路。編碼器才會工作，不為0 時，編碼’’器不工作，輸出均為1。I7的優(yōu)先級最高，I0的優(yōu)先級最低。第三篇：數字電子技術基礎課程設計蘇州科技大學 電子與信息工程學院 數字電子技術基礎課程設計報告電子1412姓名：孫瑋蘇州科技大學 電子與信息工程學院數字電子技術基礎課程設計報告專業(yè)班級：電子1412 學號：14200106214姓名：孫瑋指導教師：潘欣裕2016年07月03日蘇州科技大學 電子與信息工程學院 數字電子技術基礎課程設計報告