eda技術(shù)第02講pld-全文預(yù)覽
【正文】 PLD生產(chǎn)廠家生產(chǎn)廠家46HYIT? 全球 CPLD/FPGA的產(chǎn)品 60%以上是由 Altera和Xilinx提供的。 CPLD的延時(shí)較小。43HYITFPGA與 CPLD的區(qū)別? FPGA為非連續(xù)式布線， CPLD為連續(xù)式布線。 CPLD的與或陣列結(jié)構(gòu)，使其適于實(shí)現(xiàn)大規(guī)模的組合功能，但觸發(fā)器資源相對(duì)較少。39HYITCPLD與 FPGA的區(qū)別CPLD FPGA內(nèi)部結(jié)構(gòu) Product－ term Look－ up Table程序存儲(chǔ) 內(nèi)部 EEPROM SRAM，外掛 EEPROM資源類(lèi)型 組合電路資源豐富 觸發(fā)器資源豐富集成度 低 高使用場(chǎng)合 完成控制邏輯 能完成比較復(fù)雜的算法速度 慢 快其他資源 － EAB，鎖相環(huán)保密性 可加密 一般不能保密40HYITFPGA與 CPLD的區(qū)別? FPGA采用 SRAM進(jìn)行功能配置，可重復(fù)編程，但系統(tǒng)掉電后， SRAM中的數(shù)據(jù)丟失。（邏輯單元）的框圖 36HYITLE的組成1個(gè)查找表 (Look Up Table， LUT)1個(gè)可編程觸發(fā)器 可以配置成 D、 T、 JK、 RS等觸發(fā)器 1個(gè)進(jìn)位鏈 (Carry Chain) 用來(lái)實(shí)現(xiàn)邏輯單元之間快速進(jìn)位功能。 LAB邏輯陣列塊：每個(gè)邏輯陣列塊由 8個(gè)邏輯單元 (LE)相連的進(jìn)位鏈和級(jí)聯(lián)鏈、 LAB控制信號(hào)以及 LAB局部互連線組成。嵌入式陣列塊 (EAB)主要有 RAM/ROM、觸發(fā)器、數(shù)據(jù)選擇器等組成。 31HYITAltera公司 MAX7000系列? 基本系列：低密度系列EPM7032/V、 706 7096? 增強(qiáng)型系列：高密度系列EPM7128E、 7160E、 7196E、 7256E? 增強(qiáng)型系列：高密度帶 ISP功能系列EPM7032S、 7064S、 7128S、 7160S、 7196S、 7256S32HYITFPGA? 基于查找表（ LookUp Table）技術(shù)， SRAM工藝。 （ Complex Programmable Logic Device） 28HYITCPLD內(nèi)部結(jié)構(gòu)（ Altera的 MAX7000S系列）邏輯陣列模塊 I/O單元連線資源邏輯陣列模塊中包含多個(gè)宏單元 29HYIT乘積項(xiàng)邏輯陣列乘積項(xiàng)選擇矩陣可編程觸發(fā)器MAX7000系列的宏單元結(jié)構(gòu)圖系列的宏單元結(jié)構(gòu)圖30HYIT? 宏單元（ Marocell ） 宏單元是 PLD的基本結(jié)構(gòu)，由它來(lái)實(shí)現(xiàn)基本的邏輯功能。 （ Programmable Array Logic ） 22HYITGAL? 與 PAL器件的區(qū)別：用可編程的輸出邏輯宏單元（ OLMC）代替固定的或陣列，可實(shí)現(xiàn)輸出方式編程；采用EEPROM工藝，能夠電擦除重復(fù)編程 ? 軟件算法復(fù)雜，編程后器件運(yùn)行速度慢 只能一次編程，在設(shè)計(jì)初期階段不靈活? SRAM型 —— 大多數(shù)公司的 FPGA器件可反復(fù)編程，實(shí)現(xiàn)系統(tǒng)功能的動(dòng)態(tài)重構(gòu)每次上電需重新下載，實(shí)際應(yīng)用時(shí)需外掛 EEPROM用于保存程序? EEPROM型 —— 大多數(shù) CPLD器件可反復(fù)編程不用每次上電重新下載，但相對(duì)速度慢，功耗較大17HYITPLD器件的分類(lèi) —— 按集成度可編程邏
電大資料相關(guān)推薦
鄂ICP備17016276號(hào)-1