《計(jì)算機(jī)組成原理》課程設(shè)計(jì)報(bào)告-基于vhdl的樓梯照明燈的控制的實(shí)現(xiàn)-全文預(yù)覽
【正文】 0 秒定時(shí)到滅燈如果按鍵再按下進(jìn)s 4如果按鍵按下時(shí)間小于2 s 回s 3如果按鍵按下時(shí)間超過(guò)2 s進(jìn)s 5 滅燈按鍵抬起后返回s 0按鍵抬起后返回s 0s 3 是定時(shí)狀態(tài) 基于 VHDL 的樓梯照明燈的控制的實(shí)現(xiàn) 第 6 頁(yè) 共 18 頁(yè) library ieee。 ( T D 2 = 1 )/ L A M P = 0 , S _ T 2 4 0 = 0 , S _ T 2 = 0K E Y = 1/ L A M P = 0 , S _ T 2 4 0 = 1 , S _ T 2 = 0( K E Y = 1 ) amp。 圖 樓梯燈的狀態(tài)圖 4 狀態(tài)機(jī)的 VHDL 描述： S0S1S2S3S4S5S6S7S8K E Y = 0 / L A M P = 0 , S _ T 2 4 0 = 0 , S _ T 2 = 0K E Y = 1 / L A M P = 1 , S _ T 2 4 0 = 1 , S _ T 2 = 0K E Y = 1 / L A M P = 1 , S _ T 2 4 0 = 1 , S _ T 2 = 0K E Y = 0 / L A M P = 1 , S _ T 2 4 0 = 1 , S _ T 2 = 1/ L A M P = 1 , S _ T 2 4 0 = 1 , S _ T 2 = 1( T D 2 = 0 ）amp。 ST_240=1 表示啟動(dòng) 240s 定時(shí)器。假設(shè)： KEY=1 表示按鈕按下， KEY=0 表示按鈕跳起。 基于 VHDL 的樓梯照明燈的控制的實(shí)現(xiàn) 第 4 頁(yè) 共 18 頁(yè) 3 任務(wù)描述及要求 用 VHDL語(yǔ)言描述樓梯燈 試設(shè)計(jì)一個(gè)樓梯燈控制裝置。 VHDL 具有多層次的設(shè)計(jì)描述功能，既可以描 述系統(tǒng)級(jí)電路，又可以描述門級(jí)電路。在對(duì)一個(gè)設(shè)計(jì)實(shí)體定義了外部界面后，一旦其內(nèi)部開(kāi)發(fā)完成后，其他的設(shè)計(jì)就可以直接調(diào)用這個(gè)實(shí)體。當(dāng)然在一些實(shí)力較為雄厚的單位，它也被用來(lái)設(shè)計(jì) ASIC。最初是由美國(guó)國(guó)防部開(kāi)發(fā)出來(lái)供美軍用來(lái)提高設(shè)計(jì)的可靠性和縮減開(kāi)發(fā)周期的一種使用范圍較小的設(shè)計(jì)語(yǔ)言 ?，F(xiàn)在， VHDL 和 Verilog 作為 IEEE 的工業(yè)標(biāo)準(zhǔn)硬件描述語(yǔ)言，又得到眾多 EDA 公司的支持，在電子工程領(lǐng)域，已成為事實(shí)上的通用硬件描述語(yǔ)言。 1987 年底， VHDL 被 IEEE 和美國(guó)國(guó)防部確認(rèn)為標(biāo)準(zhǔn)硬件描述語(yǔ)言 。 與傳統(tǒng)電路設(shè)計(jì)方法相比，可編程邏輯器件功能強(qiáng)大，開(kāi)發(fā)過(guò)程投資小、周期短，可反復(fù)編程修改，保密性極好，開(kāi)發(fā)工具智能化等特點(diǎn)，特別是隨著電子工藝的不斷改進(jìn)，低成本 FPGAICPLD 器件推陳出新，促使 FPGAICPLD成為當(dāng)今硬件設(shè)計(jì)的首選方式之一。隨著 EDA(Electronics Design Automation)技術(shù)的出現(xiàn)，改變了傳統(tǒng)的設(shè)計(jì)電路的方法，人們可以用一片芯片實(shí)現(xiàn)所需要的各種功能，這就是可編程邏輯器件。 圖 基于 VHDL 的樓梯照明燈的控制的實(shí)現(xiàn) 第 2 頁(yè) 共 18 頁(yè) 2 VHDL 簡(jiǎn)介 VHDL 的 英 文 全 名 是 VeryHighSpeed Integrated Circuit HardwareDescription Language,誕生于 1982 年。 1993 年， IEEE 對(duì) VHDL 進(jìn)行了修訂，從更高的抽象層次和系統(tǒng)描述能力上擴(kuò)展 VHDL 的內(nèi)容，公布了新版本的 VHDL，即 IEEE 標(biāo)準(zhǔn)的 10761993版本，（簡(jiǎn)稱 93 版）。它在 80 年代的后期出現(xiàn)。目前，它在中國(guó)的應(yīng)用多數(shù)是用在FPGA/CPLD/EPLD 的設(shè)計(jì)中。 VHDL 的程序結(jié)構(gòu)特點(diǎn)是將一項(xiàng)工程設(shè)計(jì)，或稱設(shè)計(jì)實(shí)體（可以是一個(gè)元件，一個(gè)電路模塊或一個(gè)系統(tǒng)）分成外部（或稱可視部分 ,及端口 )和內(nèi)部（或稱不可視部分），既涉及實(shí)體的內(nèi)部功能和算法完成部分。在硬件電路設(shè)計(jì)過(guò)程中，主要的設(shè)計(jì)文件是用 VHDL 編寫的源代碼，因?yàn)?VHDL 易讀和結(jié)構(gòu)化，所以易于修改設(shè)計(jì)。 VHDL 支持預(yù)定義的和自定義的數(shù)據(jù)類型，給硬件描述帶來(lái)較大的自由度，使設(shè)計(jì)人員能夠方便地創(chuàng)建高層次的系統(tǒng)模型。狀態(tài)機(jī)的狀態(tài)圖如圖 2所示。 ST_2=1 表示啟動(dòng) 2s 定時(shí)器。 燈按鈕 K E YL A M P樓梯燈控制器S _ T 2 4 0T D 2 4 0定時(shí)時(shí)間到定時(shí)器.....2 4 0 sS _ T 2定時(shí)器2s.. ..T D 2 圖 樓梯燈控制裝置框圖 基于 VHDL 的樓梯照明燈的控制的實(shí)現(xiàn) 第 5 頁(yè) 共 18 頁(yè) 實(shí)驗(yàn)步驟： 在單獨(dú)的文件夾中建立項(xiàng)目、輸入各個(gè)底層 VHDL 源文件、仿真；建立頂層電路圖源文件，將各個(gè)底層描述形成模塊符號(hào)、連接電路、鎖定引腳、編譯、下載到實(shí)驗(yàn)板、觀察結(jié)果。 ( T D 2 4 0 = 0 )K E Y = 1 / L A M P = 1 , S _ T 2
研究報(bào)告相關(guān)推薦
鄂ICP備17016276號(hào)-1