【正文】 、計(jì)數(shù)模塊、譯碼模塊和量程自動(dòng)切換模塊等幾個(gè)單元，并且分別用 VHDL 對(duì)其進(jìn)行編程，實(shí)現(xiàn)了閘門(mén)控制信號(hào)、計(jì)數(shù)電路、鎖存電路、顯示電路等。s he various physical quantity carry on the physical volume small and dependable sex Gao and achievement to consume a low cymometer is the diagraph instrument of research production realm indispensabilities, such as calculator, munication equipments and audio frequency video frequency...etc..The digital cymometer that adopts VDHL to weave a distance to design a realization accounts, in addition to is measured the orthopedics of signal part, the key importation part and figures show part, rest all in one FPGA realization of chip, the whole system simplifies very much, and has vivid spot to change the foundation that doesn39。該數(shù)字頻率計(jì)具有高速、精確、可靠、抗干擾性強(qiáng)和現(xiàn)場(chǎng)可編程等優(yōu)點(diǎn)。具有體積小、可靠性高、功耗低的特點(diǎn)。它不僅可以測(cè)量正弦波、方波、三角波、尖脈沖信號(hào)和其他具有周期特性的信號(hào)的頻率，而且還可以測(cè)量它們的周期。以VHDL（VeryHighSpeed Integrated Circuit Hardware Desciption Language）語(yǔ)言為代表的硬件描述語(yǔ)言具有強(qiáng)大的行為描述能力和多層次的仿真模擬，程序結(jié)構(gòu)規(guī)范，設(shè)計(jì)效率較高。二、課題研究的主要內(nèi)容：利用一種基于EDA的頻率計(jì)的設(shè)計(jì)方法。隨著設(shè)計(jì)層次向下進(jìn)行，系統(tǒng)性能參數(shù)將得到進(jìn)一步的細(xì)化與確認(rèn)，隨時(shí)可以根據(jù)需要加以調(diào)整，從而保證了設(shè)計(jì)結(jié)果的正確性，縮短了設(shè)計(jì)周期，設(shè)計(jì)規(guī)模越大，這種設(shè)計(jì)方法的優(yōu)勢(shì)越明采用VDHL編程設(shè)計(jì)實(shí)現(xiàn)的數(shù)字頻率計(jì)，除被測(cè)信號(hào)的整形部分、鍵輸入部分和數(shù)碼顯示部分以外，其余全部在一片F(xiàn)PGA芯片上實(shí)現(xiàn)，整個(gè)系統(tǒng)非常精簡(jiǎn)，而且具有靈活的現(xiàn)場(chǎng)可更改性。XX 學(xué)院學(xué)生畢業(yè)設(shè)計(jì)（論文）報(bào)告系 別 ： 電 子 與 電 氣 學(xué) 院 專(zhuān) 業(yè) ： 電 子 技 術(shù) 班 號(hào) ： xx 學(xué) 生 姓 名 ： XX 學(xué) 生 學(xué) 號(hào) ： XXXXXXX 設(shè) 計(jì) （ 論 文 ） 題 目 ： 基 于 EDA 的 數(shù) 字 頻 率 計(jì) 的 設(shè) 計(jì) 指 導(dǎo) 教 師 ： xx 設(shè) 計(jì) 地 點(diǎn) ： XXXXXXXXXXX 起 迄 日 期 ： xxxx 電子與電氣工程學(xué)院 畢業(yè)設(shè)計(jì)論文 1 1畢 業(yè) 設(shè) 計(jì) （ 論 文 ） 任 務(wù) 書(shū)專(zhuān)業(yè) XX 班級(jí) xx 姓名 XXX 一、課題名稱(chēng)： 基 于 EDA 的 數(shù) 字 頻 率 計(jì) 的 設(shè) 計(jì) 二、主要技術(shù)指標(biāo)： 1）能夠測(cè)量正弦波、三角波、鋸齒波、矩形波等周期性信號(hào)的頻率； 2）能直接用十進(jìn)制數(shù)字顯示測(cè)得的頻率； 3）頻率測(cè)量范圍：1HZ~10KHZ 切量程能自動(dòng)切換； 4）輸入信號(hào)幅度范圍為 ~5V，要求一起自動(dòng)適應(yīng)； 5）測(cè)量時(shí)間：T〈=；6）用CPLD/FPGA 可編程邏輯器件實(shí)現(xiàn) 三、工作內(nèi)容和要求： 數(shù)字頻率計(jì)是數(shù)字電路中的一個(gè)典型應(yīng)用! 實(shí)際的硬件設(shè)計(jì)用到的器件較多!連線(xiàn)比較復(fù)雜!而且會(huì)產(chǎn)生較大的延時(shí)!（CPLD）的廣泛應(yīng)用!以EDA工具為開(kāi)發(fā)平臺(tái)!利用VHDL硬件描述語(yǔ)言! 采用自頂向下和基于庫(kù)的設(shè)計(jì)!設(shè)計(jì)者不但可以不必了解硬件結(jié)構(gòu)設(shè)計(jì)!而且將使系統(tǒng)大大簡(jiǎn)化!提高整體的性能和可靠性 本文用VHDL 在CPLD器件上實(shí)現(xiàn)一種數(shù)字頻率計(jì)測(cè)頻系統(tǒng)! 能夠用十進(jìn)制數(shù)碼管顯示被測(cè)信號(hào)的頻率!它不僅能測(cè)量頻率!還可以測(cè)量其他多種物理量!具有體積小amp。本設(shè)計(jì)采用自，結(jié)合模擬手段，可以從一’開(kāi)始就掌握所實(shí)現(xiàn)系統(tǒng)的性能狀況，結(jié)合應(yīng)用領(lǐng)域的具體要求，在此時(shí)就調(diào)整設(shè)計(jì)方案，進(jìn)行性能優(yōu)化或折衷取舍。另外，在學(xué)校學(xué)習(xí)課程中有學(xué)過(guò)通過(guò)單片機(jī)的C語(yǔ)言來(lái)實(shí)現(xiàn)頻率計(jì)功能，所以用另一種EDA的方法來(lái)設(shè)計(jì)很有學(xué)習(xí)拓展意義。現(xiàn)代EDA技術(shù)的基本特征是采用高級(jí)語(yǔ)言描述，具有系統(tǒng)級(jí)仿真和綜合能力。四、設(shè)計(jì)（論文）進(jìn)度安排：電子與電氣工程學(xué)院 畢業(yè)設(shè)計(jì)論文 3 3時(shí)間（迄止日期） 工 作 內(nèi) 容五、指導(dǎo)教師意見(jiàn)：　　　　　　　　　　　　 指導(dǎo)教師簽名： 2020 年 7 月 3 日六、系部意見(jiàn)：　　　　　　　　　　　 系主任簽名： 2020 年 7 月 4 日電子與電氣工程學(xué)院 畢業(yè)設(shè)計(jì)論文 4 4目錄【摘要】【關(guān)鍵詞】引言………………………………………………………………………………………………6第一章 頻率計(jì)的設(shè)計(jì)原理 頻率計(jì)測(cè)量頻率的設(shè)計(jì)原理………………………………………………………………6 頻率計(jì)測(cè)量周期的原理……………………………………………………………………7第二章 頻率計(jì)測(cè)量頻率的層次化設(shè)計(jì)方案 4 位十進(jìn)制計(jì)數(shù)器模塊……………………………………………………………………8 控制模塊設(shè)計(jì)………………………………………………………………………………12 分頻模塊的設(shè)計(jì)……………………………………………………………………………19 譯碼模塊……………………………………………………………………………………23 量程自動(dòng)切換模塊…………………………………………………………………………30第三章 頻率計(jì)測(cè)量頻率的頂層設(shè)計(jì)和仿真…………………………………………………33第四章頻率計(jì)測(cè)量周期的層次化設(shè)計(jì)方案4. 1 計(jì)數(shù)模塊…………………………………………………………………………………344. 2 譯碼模塊…………………………………………………………………………………344. 3 .分頻模塊…………………………………………………………………………………344. 4 控制模塊…………………………………………………………………………………384. 5 量程自動(dòng)切換模塊………………………………………………………………………40………………………………………………42第六章 下載測(cè)試 編譯…………………………………………………………………………………………44 管腳配置……………………………………………………………………………………44 編程下載和測(cè)試……………………………………………………………………………44第七章 結(jié)束語(yǔ)…………………………………………………………………………………45第八章 答謝詞…………………………………………………………………………………45參考文獻(xiàn)電子與電氣工程學(xué)院 畢業(yè)設(shè)計(jì)論文 5 5基于 EDA 的數(shù)字頻率計(jì)的設(shè)計(jì)摘要：數(shù)字頻率計(jì)是直接用十進(jìn)制數(shù)字來(lái)顯示被測(cè)信號(hào)頻率的一種測(cè)量裝置。本設(shè)計(jì)用 VHDL 在 CPLD 器件上實(shí)現(xiàn)數(shù)字頻率計(jì)測(cè)頻系統(tǒng)，能夠用十進(jìn)制數(shù)碼顯示被測(cè)信號(hào)的頻率，能夠測(cè)量正弦波、方波和三角波等信號(hào)的頻率，而且還能對(duì)其他多種物理量進(jìn)行測(cè)量。在不更改硬件電路的基礎(chǔ)上，對(duì)系統(tǒng)進(jìn)行各種改進(jìn)還可以進(jìn)一步提高系統(tǒng)的性能。Increase to spread a feeling machine in the electric circuit, can also make into a number pulse instrument, account a price machine etc..Therefore the digital cymometer accounts in the diagraph physics to measure aspect applied design is used VHDL the spare part is at CPLD up carry out digital cymometer to account to measure repeatedly system, can show to be measured the