【正文】 的特點是將查找表 LUT 和 EAB 相結(jié)合，提供了效率高而又廉價的結(jié)構(gòu)。 （ 2） 方案 二 以同樣的方法將 R、 G、 B三基色 10位 信號 送入 ADV7123，ADV7123把數(shù)字圖像信號 D/A轉(zhuǎn) 換 后送入 VGA接口。 這個方案還處于構(gòu)思階段，還沒有實施，有待今后進一步拓展。 專用電路板設(shè)計的目的是豐富圖像顯示的色彩， 增強 圖像的還原能力 ， 使系統(tǒng)的功能更加強大。 6 第 2 章 硬件電路 設(shè)計 第 2． 1 節(jié) 系統(tǒng) 總 體結(jié)構(gòu)框 架 一、 系統(tǒng)的硬件電路在 GW48 系列 SOPC/EDA 實驗箱上完成， 實現(xiàn) FPGA 對 VGA 顯示器的控制，實現(xiàn) 8 位色輸出。 5 第 1． 3 節(jié) 設(shè)計 工作 本設(shè) 計主要采用軟硬件結(jié)合的方式 ， 實現(xiàn)將預(yù)置的圖像或動畫 在 VGA（ 640*480）顯示器 上 正確顯示 的功能 。 第 1． 2 節(jié) 設(shè)計思路 在許多圖像處理系統(tǒng)中 ， 需要將經(jīng)過處理的圖像顯示出來 ， 如果采用傳統(tǒng)的辦法將圖像數(shù)據(jù)傳回電腦并通過顯示器顯示出來 ， 那么在傳輸?shù)倪^程中就需要嵌入式系統(tǒng)的 CPU不斷的對所傳輸?shù)膱D像數(shù)據(jù)信號進行控制 ， 這樣就造成了 CPU 資源的浪費 ， 同樣系統(tǒng)還需要依賴電腦 ， 降低了系統(tǒng) 的靈活性 。推動該潮流迅猛發(fā)展的引擎就是日趨進步和完善的ASIC 設(shè)計技術(shù)。 5． 第五章是本次設(shè)計的結(jié)論與展望。 本文描述了基于 VHDL 的 VGA 顯示控制模塊的設(shè)計，具體內(nèi)容如下： 1． 第一章緒論介紹了 FPGA 的特點及設(shè)計所做的工作。s Quartus II . This design using VHDL language programming, loading FPGA configuration, the FPGA, signal through D/A Converter (resistance pressure and ADV7123 video DAC two options), then output from the VGA interface. ACEX EP1K30TC1443 chip of ALTERA Company has been adapted in the design of the main controller. Debugging program through GW48 Series SOPC/EDA Experiment Box, the whole system will be pleted experiment. . Keywords： FPGA； VHDL； VGA 3 前 言 隨著大規(guī)模集成電路技術(shù)的發(fā)展及電子產(chǎn)品市場運作節(jié)奏的進一步加快 ， 現(xiàn)代電子設(shè)計技術(shù)已邁入一個全新的階段 。 目 錄 摘 要 ................................................................................................................. 1 Abstract ................................................................................................................ 2 前 言 ................................................................................................................. 3 第 1 章 緒論 ........................................................................................................ 4 第 1． 1 節(jié) 應(yīng)用背景 ...................................................................................... 4 第 1． 2 節(jié) 設(shè)計思路 ...................................................................................... 4 第 1． 3 節(jié) 設(shè)計工作 ...................................................................................... 5 第 2 章 硬件電路設(shè)計 ........................................................................................ 6 第 2． 1 節(jié) 系統(tǒng)總體結(jié)構(gòu)框架 ...................................................................... 6 第 2． 2 節(jié) 主控制器硬件模塊 ...................................................................... 7 第 2． 3 節(jié) 電源模塊 .................................................................................... 10 第 2． 4 節(jié) D/A 轉(zhuǎn)換電路模塊 .................................................................... 10 第 2． 5 節(jié) VGA 顯示模塊 .......................................................................... 14 第 2． 6 節(jié) 本章小結(jié) .................................................................................... 16 第 3 章 軟件設(shè)計 .............................................................................................. 17 第 3． 1 節(jié) Quartus II 及 VHDL 語言介紹 .................................................. 17 第 3． 2 節(jié) 程序設(shè)計 .................................................................................... 18 第 3． 3 節(jié) 本章小結(jié) .................................................................................... 22 第 4 章 軟件調(diào)試 .............................................................................................. 23 第 4． 1 節(jié) 編譯仿真 .................................................................................... 23 第 4． 2 節(jié) 配置加載 .................................................................................... 23 第 4． 3 節(jié) 實驗結(jié)果 .................................................................................... 24 第 5 章 結(jié)論與展望 .......................................................................................... 25 參 考 文 獻 ...................................................................................................... 26 致 謝 ................................................................................................................. 27 附 錄 ................................................................................................................. 28 1 摘 要 本文設(shè)計了一個 基于 VHDL 的 VGA 顯示控制模塊， 通過 FPGA 控制圖像信號 與 時序信號 ， 軟件的開發(fā)環(huán)境是 ALTERA 公司的 Quartus II 。 關(guān)鍵詞： FPGA； VHDL； VGA 2 Abstract This paper describes the design of VGA display and control module which based on VHDL. Image signal and schedule signal were controlled by FPGA. Software development environment is Altera39。 隨著電子技術(shù)的迅猛發(fā)展 ， 速度更快 、 集成度更高的 FPGA 不斷出現(xiàn) ， 隨著結(jié)構(gòu)和工藝的改進 ， FPGA 芯片上包含的資源越來越豐富 ， 可實現(xiàn)的功能越來越強 ， 這使得 FPGA 在電子電路設(shè)計中扮演的角色越來越重要 。 4． 第四章介紹了軟件調(diào)試的方法。隨著計算機、集成電路等技術(shù)的飛速發(fā)展， 數(shù)字系統(tǒng)的設(shè)計正朝著速度快、容量大、體積小、重量輕的方向發(fā)展。CPLD 和 FPGA 在圖像領(lǐng)域有著廣泛的應(yīng)用， 他們的功能有： 形成圖像處理器 的 外圍接口與控制，形成圖像的通道，完成數(shù)字圖像的編碼，產(chǎn)生專用的圖形等。 在這次的設(shè)計實驗中， 正是需要把 預(yù)設(shè)的 圖像實時地直接地顯示出來 ， 以 驗證設(shè)計的正確性，從而 滿足各種不同應(yīng)用 設(shè)計 的需要 。 3． 在實驗箱調(diào)試正確，滿足要求后，進行拓展的硬件設(shè)計，包括：系統(tǒng)的整體結(jié)構(gòu)設(shè)計，電路原理圖設(shè)計和 PCB 電路板設(shè)計三大部分。 二、 在實驗箱上完成設(shè)計后，我又設(shè)計制作了電路板加以拓展，以代替實驗箱。 （ 2） 在第一種方案實現(xiàn)的情況下，我們還構(gòu)想了另一種方案 ，就是 將圖像 數(shù)據(jù)事先用燒寫器存入 EEPROM，當系統(tǒng)工作時，根據(jù)時序?qū)⒋鎯ζ髦械臄?shù)據(jù)送入FPGA，這種方法可以使 圖像 信息更加豐富。 （ 1） 方案一 將 4位圖像數(shù)據(jù)信號送入 電 阻分壓網(wǎng)絡(luò) ， 它起到一個 D/A轉(zhuǎn)換的作用，最終將數(shù)字圖像信號送入 VGA接口。 方案二2 方案一 RGB RGB Vsync Hsync EP1K30TC1443 V