【正文】 PROCESS。039。139。139。039。139。139。139。039。 END IF。EVENT)THEN IF(COUNT=1111)THEN COUNT=0000。)THEN COUNT=0000。 SIGNAL Z: STD_LOGIC:=39。 ZO:OUT STD_LOGIC。 USE 。在我們一起討論的同時(shí)，也讓我們的能力得到了共同的提高。 26 參考文獻(xiàn) [1] 樊昌信，曹麗娜，通信原理 .北京：國(guó)防工業(yè)出版社 . 2020 [2] 曹雪虹，張宗橙，信息論與編碼 .北京：清華大學(xué)出版社 .2020 [3] 譚會(huì)生，張昌凡， EDA技術(shù)及應(yīng)用 .西安：西安電子科技大學(xué)出版社 .2020 [5] 褚振勇，翁木云， FPGA設(shè)計(jì)用應(yīng)用 [M] .西安：西安電子科技大學(xué)出版社 . 2020 [6] 潘松，王國(guó)棟， VHDL實(shí)用教程 [M] .成都：電子科技大學(xué)出版社 .2020 [7] 辛春艷， VHDL硬件描述語(yǔ)言 [M] .北京：國(guó)防工業(yè)出版社 .2020 [8] 侯伯 亨，顧新， VHDL 硬件描述語(yǔ)言與數(shù)字邏輯電路設(shè)計(jì) [M] .西安：西安電子科技大學(xué)出版社 .2020 [9] Sun M icro system 2 Platform M icro Edition Technology for Creating Mobile Devices . May 19, 2020 [10] 姜丹，信息論與編碼 .合肥 :中國(guó)科技技術(shù)大學(xué)出版社 .2020 [11] 普羅科斯，數(shù)字通信 .北京 :電子工業(yè)出版社 .2020 [12] ShuLin， Daniel ， Jr， 差錯(cuò)控制編碼 .北京 :機(jī)械工業(yè)出版社 .2020 27 致 謝 畢業(yè)設(shè)計(jì)從開(kāi)始準(zhǔn)備到最后上交前前后后有兩個(gè)多月，在這兩個(gè)多月里，我碰到了許許多多的問(wèn)題，這些問(wèn)題雖然給我制造了不少的麻煩，但是也正是這些問(wèn)題，讓我在解決他們的同時(shí)，使自己的能力得到了提高，讓自己得到了鍛煉。整個(gè)系統(tǒng)實(shí)現(xiàn)（ 7， 4）漢明碼的編碼與譯碼，并且可以糾正一位錯(cuò)碼。 25 圖 5528 C=000時(shí)的仿真結(jié)果 結(jié)果分析 以上共有八個(gè)仿真圖，分別是當(dāng)錯(cuò)位控制 C為 00 0 01 100、 10 111 000，即使第一位、第 二位??依次發(fā)生錯(cuò)誤和沒(méi)有發(fā)生錯(cuò)誤這八種情況下的仿真圖。 23 圖 5524 C=100時(shí)的仿真結(jié)果 當(dāng)錯(cuò)位控制 C=101，即使第 5位（從右 邊數(shù)）發(fā)生錯(cuò)誤。 系統(tǒng)仿真 頂 層圖 21 圖 551 頂層圖 仿 真 圖 當(dāng)錯(cuò)位控制 C=001，即使第 1位（從右邊數(shù)）發(fā)生錯(cuò)誤。 加錯(cuò)模塊 仿真圖 20 圖 531 加錯(cuò)模塊仿真 結(jié)果分析 為了更好測(cè)試該系統(tǒng)的糾錯(cuò)能力，人為的增加一個(gè)控制變量 C，如果 C 為 001則控制輸入的第一位（從右邊數(shù)）發(fā)生錯(cuò)誤，如果是 010 則是第二位發(fā)生錯(cuò)誤，依次類推，但當(dāng) C 為 000 時(shí)，表示沒(méi)有發(fā)生錯(cuò)誤。 與編碼原理正好相反，其中變量 temp1 表示數(shù)組的個(gè)數(shù)，變量 temp 表示數(shù)組中第幾位。 end case。 when 3=s4=bbb(0)。m1=s4。temp:=1。139。 其中 ss 為校正子，通過(guò)查表的形式來(lái)確定輸入的七位比特是否發(fā)生錯(cuò)誤，如果錯(cuò)誤了是哪一位發(fā)生錯(cuò)誤了。bb(5)amp。 18 s=n(2)amp。n=111。n=101。n=011。n=001。 [11] 用 VHDL 語(yǔ)言實(shí)現(xiàn) 先是譯碼輸出， ss(2):=a(6) xor a(5) xor a(4) xor a(2)。 譯碼與分組模塊 管腳說(shuō)明 A(7)：輸入加錯(cuò)以后的七位二進(jìn)制數(shù)據(jù)。DATAIN(5 DOWNTO 0)。 S(5)amp。 S(4)amp。 S(3)amp。 S(2)amp。S(1)amp。DATAOUT=DATAIN(6 DOWNTO 1)amp。 b(0)=a(3) xor a(1) xor a(0)。 b(4)=a(1)。 b: 輸出已經(jīng)編碼的碼， b6,b5,b4,b3,b2,b1,b0，前四位為信息位，后三位為監(jiān)督位。 end if。a(2)amp。 when 3=a(0):=Z。 when 1=a(2):=Z。139。 WHEN OTHERS=Z=39。 WHEN 1101=Z=39。 WHEN 1011=Z=39。 WHEN 1001=Z=39。 WHEN 0111=Z=39。 WHEN 0101=Z=39。 WHEN 0011=Z=39。 WHEN 0001=Z=39。 END IF。EVENT)THEN IF(COUNT=1111)THEN COUNT=0000。)THEN COUNT=0000。這樣 16 位數(shù)據(jù)分成了四組。 ZO：輸出的序列， std_logic數(shù)據(jù)類型。 （ 4）對(duì)于用 VHDL 完成的一個(gè)確定的設(shè)計(jì)，可以利用 EDA 工具進(jìn)行邏輯綜合和優(yōu)化，并自動(dòng)的把 VHDL 描述設(shè)計(jì)轉(zhuǎn)變成門(mén)級(jí)網(wǎng)表。強(qiáng)大的行為描述能力是避開(kāi)具體的器件結(jié)構(gòu)，從邏輯行為上描述和設(shè)計(jì)大規(guī)模電子系統(tǒng)的重要保證。 （ 5）很強(qiáng)的移植能力 VHDL 是一種標(biāo)準(zhǔn)化的硬件描述語(yǔ)言，同一個(gè)設(shè)計(jì)描述可以被不同的工具所支持，使得設(shè)計(jì)描述的移植成為可能。 VHDL 支持預(yù)定義的和自定義的數(shù)據(jù)類型，給硬件描述帶來(lái)較大的自由度，使設(shè)計(jì)人員能夠方便地創(chuàng)建。在硬件電路設(shè)計(jì)過(guò)程中，主要的設(shè)計(jì)文件是用 VHDL 編寫(xiě)的源代碼，因?yàn)?VHDL 易讀和結(jié)構(gòu)化，所以易于修改設(shè)計(jì)。它具有多層次的設(shè)計(jì)描述功能，層層細(xì)化，最后可直接生成電路級(jí)描述。 VHDL 的程序結(jié)構(gòu)特點(diǎn)是將一項(xiàng)工程設(shè)計(jì)，或稱設(shè)計(jì)實(shí)體（可以是一個(gè)元件，一個(gè)電路模塊或一個(gè)系統(tǒng)）分成外部（或稱可視部分 ,及端口 )和內(nèi)部（或稱不可視部分），既涉及實(shí)體的內(nèi)部功能和算法完成部分。目前，它在中國(guó)的應(yīng)用多數(shù)是用在FPGA/CPLD/EPLD 的設(shè)計(jì)中。它在 80 年代的后期出現(xiàn)。 1993 年， IEEE 對(duì) VHDL 進(jìn)行了修訂，從更高的抽象層次和系統(tǒng)描述能力上擴(kuò)展 VHDL 的內(nèi)容，公布了新版本的 VHDL，即 IEEE 標(biāo)準(zhǔn)的 10761993 版本，（簡(jiǎn)稱 93 版）。 12 VHDL 語(yǔ)言 基本介紹 VHDL 的 英 文 全 名 是 VeryHighSpeed Integrated Circuit HardwareDescription Language,誕生于 1982 年。 豐富的設(shè)計(jì)庫(kù) Max+plusⅡ提供豐富的庫(kù)單元供設(shè)計(jì)者調(diào)用，其中包括 74系列的全部器件 和多種特殊的邏輯功能（ MacroFunction）以及新型的參數(shù)化的兆功能（ MageFunction）。在 Max+plusⅡ 上可以完成設(shè)計(jì)輸入、元件適配、時(shí)序仿真和功能仿真、編程下載整個(gè)流程，它提供了一種與結(jié)構(gòu)無(wú)關(guān)的設(shè)計(jì)環(huán)境，是設(shè)計(jì)者能方便地進(jìn)行設(shè)計(jì)輸入、快速處理和器件編程。目前 EDA技術(shù)已在各大公司、企事業(yè)單位和科研教學(xué)部門(mén)廣泛使用。 EDA 技術(shù)的出現(xiàn)，極大地提高了電路設(shè)計(jì)的效率和可操作性，減輕了設(shè)計(jì)者的勞動(dòng)強(qiáng)度。在電子技術(shù)設(shè)計(jì)領(lǐng)域，可 編程邏輯器件（如 CPLD、 FPGA）的應(yīng)用，已得到廣泛的普及，這些器件為數(shù)字系統(tǒng)的設(shè)計(jì)帶來(lái)了極大的靈活性。因此，這種碼能夠糾正 1個(gè)錯(cuò)碼或檢測(cè) 2 個(gè)錯(cuò)碼。例如，若接收碼組為 0000011，按上述公式計(jì)算可得： S1 = 0， S2 = 1， S3 = 1。若取 r = 3，則 n = k + r = 7。同理， r個(gè)監(jiān)督關(guān)系式能指示 1位錯(cuò)碼的 (2r – 1)個(gè)可能位置。由于校正子 S只有兩種取值，故它只能代表有錯(cuò)和無(wú)錯(cuò)這兩種信息，而不能指出錯(cuò)碼的位置。所以，它適用于大多數(shù)時(shí)間中錯(cuò)碼數(shù)量很少，少數(shù)時(shí)間中錯(cuò)碼數(shù)量多的情況。所以，為了在可以糾正 t個(gè)錯(cuò)碼的同時(shí)，能夠檢測(cè) e 個(gè)錯(cuò)碼，就需要像圖 216 所示： 8 圖 216 漢明距離 使某一碼組（譬如碼組 A）發(fā)生 e個(gè)錯(cuò)誤之后所處的位置，與其他碼組（譬如碼組 B）的糾錯(cuò)圓圈至少距離等于 1，不然將落在該糾錯(cuò)圓上從而發(fā)生錯(cuò)誤地“糾正”。按照檢錯(cuò)能力公式，最多能檢測(cè) 4個(gè)錯(cuò)碼，即 e = d0 – 1 = 5 – 1 = 4，按照糾錯(cuò)能力公式糾錯(cuò)時(shí)，能糾正 2個(gè)錯(cuò)碼。若錯(cuò)碼達(dá)到 3個(gè)，就將落入另一圓上，從而發(fā)生錯(cuò)判。這樣，就能夠糾正兩位錯(cuò)碼。 7 圖 214 漢明距離 【證】圖 214中畫(huà)出碼組 A和 B的距離為 5。因此，只要最小碼距不小于 3，碼組 A發(fā)生兩位以下錯(cuò)碼時(shí)，不可能變成另一個(gè)準(zhǔn)用碼組，因而能檢測(cè)錯(cuò)碼的位數(shù)等于 2。 一種編碼的最小碼距 d0 的大小直接關(guān)系著這種編碼的檢錯(cuò)和糾錯(cuò)能力，為檢測(cè) e個(gè)錯(cuò)碼，要求最小碼距 d0 ? e + 1。 6 圖 212 三維空間 對(duì)于 3 位的編碼組，可以在 3 維空間中說(shuō)明碼距的幾何意義。碼距又稱漢明距離。 k － 碼組中信息碼元的數(shù)目。但是，這時(shí)若假定錯(cuò)碼數(shù)不超過(guò)兩個(gè)，則存在兩種可能性：“ 000”錯(cuò)一位和“ 111”錯(cuò)兩位都可能變成“ 100”，因而只能檢測(cè)出存在錯(cuò)碼而無(wú)法糾正錯(cuò)碼。要能夠糾正錯(cuò)誤，還要增加多余度。當(dāng)發(fā)生 3個(gè)錯(cuò)碼時(shí)，“ 000”變成了“ 111”，它也是禁用碼組，故這種編碼也能檢測(cè) 3個(gè)錯(cuò)碼。 若在上述 8種碼組中只準(zhǔn)許使 用 4種來(lái)傳送天氣，例如： “ 000”＝晴 “ 011”＝云 “ 101”＝陰 “ 110”＝雨 這時(shí)，雖然只能傳送 4 種不同的天氣，但是接收端卻有可能發(fā)現(xiàn)碼組中的一個(gè)錯(cuò)碼。 第二章 漢明碼及漢明碼編譯原理 2． 1 糾錯(cuò)編碼的基本原理 分組碼基本原理 設(shè)有一種由 3 位二進(jìn)制數(shù)字構(gòu)成的碼組，它共有 8 種不同的可能組合。 第四章 詳細(xì)介紹了漢明碼編譯系統(tǒng)模塊設(shè)計(jì)與實(shí)現(xiàn)。對(duì)程序進(jìn)行調(diào)試，對(duì)系統(tǒng)進(jìn)行計(jì)算機(jī)仿真。 主要工作 查閱資料，認(rèn)真學(xué)習(xí) EDA 開(kāi)發(fā)工具（ MAX+plus II），熟練掌握 VHDL 語(yǔ)言的 4 編程思路 與方法。與一般的編碼相比其具有比較高效率，同時(shí)其是分組碼的典型代表，是深入研究其他分組碼的基礎(chǔ)，也是研究其他非分組碼（如循環(huán)碼）的基礎(chǔ)，本課題利用 EDA 來(lái)實(shí)現(xiàn)，與實(shí)際聯(lián)系很大，對(duì)將來(lái)從事實(shí)際工作和相關(guān)研究具有很大幫助。將有用比特?cái)?shù)除以總比特?cái)?shù)就等于編碼效率了，不同的編碼方式，其編碼效率有所不同。信道編碼的本質(zhì)是增加 通信的可靠性。實(shí)際上，移動(dòng)無(wú)線信道是通信中最惡劣、最難預(yù)測(cè)的通信信道之一。其中加錯(cuò)模塊是為了模擬信道干擾人為的給數(shù)據(jù)添加一位錯(cuò)誤，然后通過(guò) MAX+plusII 軟件進(jìn)行仿真和調(diào)試，從而驗(yàn)證了（ 7， 4）漢明碼具有糾正一位錯(cuò)碼的能力。而該技術(shù)采用可靠的，有效的信道編碼方法來(lái)實(shí)現(xiàn)的。為了提高信息傳輸?shù)臏?zhǔn)確性，我們引進(jìn)了差錯(cuò)控制技術(shù)。整個(gè)設(shè)計(jì)包括四個(gè)模塊： 16位序 列產(chǎn)生和分組模塊， 編碼模塊， 加錯(cuò)模塊， 譯碼模塊。 MAX+plusII 3 第一章 緒論 研究背景與選題意義 研究背景 移動(dòng)通信的發(fā)展日新月異，其強(qiáng)大的魅力之所在就是它能為眾提供了固話所不及的靈活、機(jī)動(dòng)、高效的通信方式，非常適合信息社會(huì)發(fā)展的需要，但同時(shí)這也使移動(dòng)通信系統(tǒng)的研究、開(kāi)發(fā)和實(shí)現(xiàn)比有線通信系統(tǒng)更復(fù)雜、更困難。提高數(shù)據(jù)傳輸效率，降低誤碼率是信道編碼的任務(wù)。同樣，在帶寬固定的信道中，總的傳送碼率也是固定的，由于信道編碼增加了數(shù)據(jù)量，其結(jié)果只能是以降低傳 送有用信息碼率為代價(jià)了。 選題意義 漢明碼的編碼與譯碼是通信領(lǐng)域的一個(gè)重 要的研究?jī)?nèi)容。研究學(xué)習(xí)漢明碼編譯的原理。在認(rèn)真學(xué)習(xí)了漢明碼編譯的原理后，編寫(xiě)程序?qū)崿F(xiàn)算法。 第三章 將 介紹 VHDL 語(yǔ)言，以及 EDA集成開(kāi)發(fā)環(huán)境 MAX+plusII。 最后是致謝和參考文獻(xiàn)。這時(shí)，接收端將無(wú)法發(fā)現(xiàn)錯(cuò)誤。接收端在收到禁用碼組時(shí)，就認(rèn)為發(fā)現(xiàn)了錯(cuò)碼。例如，當(dāng)接收碼組為禁用碼組“ 100”時(shí)，接收端將無(wú)法判斷是哪一位碼發(fā)生了錯(cuò)誤，因?yàn)榍?、陰、雨三者錯(cuò)了一位都可以變成“ 100”。因?yàn)椤?111”（雨）發(fā)生任何一位錯(cuò)碼時(shí)都不會(huì)變成“ 100” 這種形式。信息位和監(jiān)督位的關(guān)系舉例如表 211： 表 21