內(nèi)存相關(guān)知識總結(jié)-全文預(yù)覽
【正文】 /512/1Gb 256/512/1Gb/2Gb 1Gb/2Gb 位寬 (bit) x4/x8/x16/x32 x4/x8/x16 x4/x8/x16 x4/x8/x16 BANK 4 4 4/8 8 Termination 無 無 ODT (optional) ODT DATA Strobe 無 單端 差分 /單端 差分 /單端 System Synchronization Master Reset 儲存溫度 (攝氏度 ) (55)125 070 (40)85 085 (40)95 (55)100 封裝 TSOP/FBGA TSOP/FBGA FBGA FBGA SDR/DDR/DDR2/DDR3區(qū)別 3. 幾種內(nèi)存的區(qū)別及信號描述 SDR信號描述 Symbol Type Description1 A[n:0] I 地址信號 BA0(A13) BA1(A12) I BANK片選與地址復(fù)用 CLK I 時鐘 CKE I 時鐘使能 RAS I 行地址選通 CS I 片選 CAS I 列地址選通 WE I 寫使能 DQM,DQML/DQMH I DQ For x16： DQML/DQMH For x8/x4:DQM DQ(x:0) I/O 數(shù)據(jù)信號 VCC/VCCQ Power VSS/VSSQ GND Symbol Type Description1 CK/CK 差分時鐘 CKE I 時鐘使能 CS I 片選 RAS CAS WE I 行地址選通 列地址選通 寫使能 DM LDM/UDM I DQ For x16： LDM/UDM For x8/x4:DM BA0/BA1 I BANK 片選 A0— A13 I 地址線 DQ I/O 數(shù)據(jù)線 DQS LDQS/UDQS I/O 數(shù)據(jù)選通 For x16： LDQS/UDQS For x8/x4:DQS VDDQ/VDD/VREF 電源 VSSQ/VSS 地 DDR信號描述 DDR2信號描述 信號 描述 CK/CK CLOCK Input CKE Clock Enable CS RANK Select ODT On die termination 可通過設(shè)置寄存器 EMR(1)使能內(nèi)部端接電阻 RAS， CAS， WE 行選通，列選通，寫輸入使能 DM UDM/LDM Write data mask: DM for 4 8 UDM/LDM for 16 BA0BA2 BANK SELECT A0A15 Address input:提供行地址，列地址，讀寫命令的預(yù)充電位 在預(yù)充電命令期間， A10為低，只對一個 BANK充電； A10為高時，對所有BANK預(yù)充電 DQ Data input/output DQ S/DQ S RDQ S/RDQ S UDQ S/UDQ S LDQ S/LDQS Data strobe: 4 DQ S/DQ S 8 DQ S/DQ S RDQ S/RDQ S(可配置為一對或兩對選通 ) 16 UDQ S/UDQ S(對應(yīng) DQ8DQ15) LDQ S/LDQ S(
教學(xué)教案相關(guān)推薦
鄂ICP備17016276號-1