系統(tǒng)抗干擾與pcb設(shè)計(jì)-全文預(yù)覽
【正文】 機(jī)械層3 一般用于畫板子上的擋條等機(jī)械結(jié)構(gòu)件； 機(jī)械層4 一般用于畫標(biāo)尺和注釋等，具體可自己用PCB Wizard 中導(dǎo)出一個(gè)PCAT結(jié)構(gòu)的板子看一下 過孔形狀（Routing標(biāo)簽的Routing Via Style） 它規(guī)定了手工和自動(dòng)布線時(shí)自動(dòng)產(chǎn)生的過孔的內(nèi)、外徑，均分為最小、最大和首選值，其中首選值是最重要的，下同。假如能征得他們同意你就能設(shè)成此值。將過小的焊盤過孔改大，將所有固定螺絲孔焊盤的網(wǎng)絡(luò)定義到地或保護(hù)地等。先布置與機(jī)械尺寸有關(guān)的器件，并鎖定這些器件，然后是大的占位置的器件和電路的核心元件，再是外圍的小元件。使用自動(dòng)選擇方式可以很快地收集相似封裝的元件，然后旋轉(zhuǎn)、展開和整理成組，就可以移動(dòng)到板上所需位置上了。布線的關(guān)鍵是布局，多數(shù)設(shè)計(jì)者采用手動(dòng)布局的形式。因此，原理圖設(shè)計(jì)時(shí)，零件的封裝可能被遺忘，在引進(jìn)網(wǎng)絡(luò)表時(shí)可以根據(jù)設(shè)計(jì)情況來修改或補(bǔ)充零件的封裝。對(duì)于3mm ~8mm ~ 內(nèi)徑的焊盤對(duì)于標(biāo)準(zhǔn)板可從其它板或PCB izard 中調(diào)入。三、設(shè)置PCB設(shè)計(jì)環(huán)境和繪制印刷電路的版框含中間的鏤空等 進(jìn)入PCB系統(tǒng)后的第一步就是設(shè)置PCB設(shè)計(jì)環(huán)境，包括設(shè)置格點(diǎn)大小和類型，光標(biāo)類型，版層參數(shù)，布線參數(shù)等等。當(dāng)然，有些特殊情況下，如電路版比較簡單，已經(jīng)有了網(wǎng)絡(luò)表等情況下也可以不進(jìn)行原理圖的設(shè)計(jì)，直接進(jìn)入PCB設(shè)計(jì)系統(tǒng)，在PCB設(shè)計(jì)系統(tǒng)中，可以直接取用零件封裝，人工生成網(wǎng)絡(luò)表。使用管狀電容時(shí)，外殼要接地。 任何信號(hào)都不要形成環(huán)路，如不可避免，讓環(huán)路區(qū)盡量小。高速線要短要直。 對(duì)A/D類器件，數(shù)字部分與模擬部分寧可統(tǒng)一下也不要交叉。 印制板按頻率和電流開關(guān)特性分區(qū)，噪聲元件與非噪聲元件要距離再遠(yuǎn)一些。對(duì)進(jìn)入印制板的信號(hào)要加濾波，從高噪聲區(qū)來的信號(hào)也要加濾波，同時(shí)用串終端電阻的辦法，減小信號(hào)反射。 時(shí)鐘產(chǎn)生器盡量靠近到用該時(shí)鐘的器件。 能用低速芯片就不用高速的，高速芯片用在關(guān)鍵地方。 每10片左右的集成電路要加一片充放電電容，或稱為蓄放電容，電容大小可選10uf。去耦電容有兩個(gè)作用：一方面是本集成電路的蓄能電容，提供和吸收該集成電路開門關(guān)門瞬間的充放電能；另一方面旁路掉該器件的高頻噪聲。 用好去耦電容。與印刷線路板以外的信號(hào)相連時(shí)，通常采用屏蔽電纜?？朔姶鸥蓴_，最主要的手段就是接地。 這些小的分布參數(shù)對(duì)于這行較低頻率下的微控制器系統(tǒng)中是可以忽略不計(jì)的；而對(duì)于高速系統(tǒng)必須予以特別注意。 。模擬電路中的模擬信號(hào)更經(jīng)受不住來自電源的干擾?？捎镁植科帘蔚兀谟幸Y(jié)的一面引線左右兩側(cè)布以地線。如印刷線路板為四層板，其中有一層是大面積的地，或雙面板，信號(hào)線的反面是大面積的地時(shí)，這種信號(hào)間的交叉干擾就會(huì)變小。干擾信號(hào)的強(qiáng)度與C點(diǎn)信號(hào)的di/at有關(guān)，與線間距離有關(guān)。信號(hào)在AB線上的延遲時(shí)間是Td。[ url href=][i]更多 ...[/i] 當(dāng)信號(hào)的上升時(shí)間快于信號(hào)延遲時(shí)間，就要按照快電子學(xué)處理。微控制器構(gòu)成的系統(tǒng)中常用邏輯電話元件的Tr（標(biāo)準(zhǔn)延遲時(shí)間）為3到18ns之間。信號(hào)輸入端靜態(tài)輸入電流在1mA左右，輸入電容10PF左右，輸入阻抗相當(dāng)高，高速CMOS電路的輸出端都有相當(dāng)?shù)膸лd能力，即相當(dāng)大的輸出值，將一個(gè)門的輸出端通過一段很長線引到輸入阻抗相當(dāng)高的輸入端，反射問題就很嚴(yán)重，它會(huì)引起信號(hào)畸變，增加系統(tǒng)噪聲。 二、為增加系統(tǒng)的抗電磁干擾能力采取如下措施： 選用頻率低的微控制器： 選用外時(shí)鐘頻率低的微控制器可以有效降低噪聲和提高系統(tǒng)的抗干擾能力。系統(tǒng)抗干擾與PCB設(shè)計(jì) 含微弱模擬信號(hào)電路以及高精度A/D變換電路的系統(tǒng)。 減小信號(hào)傳輸中的畸變 微控制器主要采用高速CMOS技術(shù)制造?？梢源致缘卣J(rèn)為，信號(hào)在印制板引線的傳輸速度，約為光速的1/3到1/2之間。而且過孔數(shù)目也應(yīng)盡量少，最好不多于2個(gè)。 減小信號(hào)線間的交叉干擾： A點(diǎn)一個(gè)上升時(shí)間為Tr的階躍信號(hào)通過引線AB傳向B端。這就是信號(hào)間的交叉干擾。若圖中AB線是一模擬信號(hào)，這種干擾就變?yōu)椴荒苋萑?。若AB線為一模擬信號(hào)，要避免數(shù)字電路信號(hào)線CD對(duì)AB的干擾，AB線下方要有大面積的地，AB線到CD線的距離要大于AB線與地距離的2~3倍。電網(wǎng)上的強(qiáng)干擾通過電源進(jìn)入電路，即使電池供電的系統(tǒng)，電池本身也有高頻噪聲。電阻產(chǎn)生對(duì)高頻信號(hào)的反射，引線的分布電容會(huì)起作用，當(dāng)長度大于噪聲頻率相應(yīng)波長的1/20時(shí)，就產(chǎn)生天線效應(yīng)，噪聲通過引線向外發(fā)射。一個(gè)雙列直扦的24引腳集成電路扦座，引入4~18nH的分布電感。 處理好接地線 印刷電路板上，電源線和地線最重要。所謂模擬地、數(shù)字地、大功率器件地開分，是指布線分
高考資料相關(guān)推薦
鄂ICP備17016276號(hào)-1