4104muon子鑒別器讀出電子學(xué)-3-全文預(yù)覽
【正文】 的100個阻性板探測器的數(shù)據(jù)總量為600 bytes。在這種壓縮方法中，前端讀出板的地址為10位編碼，板上16個通道的地址編碼為4位，2位備用，共用16位地址編碼來表示一個數(shù)據(jù)。根據(jù)Babar實驗μ子鑒別的阻性板探測器給出的每次事例也僅有幾十道被擊中[1]的數(shù)據(jù)，可以估算BESIIIμ子鑒別器的數(shù)據(jù)量。圖中的聯(lián)動開關(guān)是為測試設(shè)置的。在FEC的數(shù)據(jù)被傳送到遠(yuǎn)端的VME讀出插件時，首先進(jìn)行事例數(shù)據(jù)壓縮，存入鏈數(shù)據(jù)緩沖器。關(guān)于第二級緩沖器深度設(shè)置及其對系統(tǒng)死時間影響的估算，請參見“附錄一緩沖器深度的估算”的章節(jié)。 前端板電路框圖甄別器00緩沖器(FIFO)甄別器01緩沖器(FIFO)甄別器15緩沖器(FIFO)Trigger后一塊板的數(shù)據(jù)輸入讀出移位讀出移位讀出移位輸出至前一塊板/LVDS輸出移位操作緩沖器移位操作緩沖器移位操作緩沖器 前端板FPGA邏輯示意圖，我們在FPGA中使用了流水線的技術(shù)，避免了系統(tǒng)的死時間。信號經(jīng)甄別器甄別后，變?yōu)閿?shù)字邏輯信號。如果有觸發(fā)信號出現(xiàn)，則表示該保存的信號是好事例數(shù)據(jù)，該數(shù)據(jù)將傳送到的VME讀出插件中去；如果沒有觸發(fā)信號到來，則清除該保存的信號，再次等待阻性板探測器感應(yīng)條的信號。JTAG控制插件負(fù)責(zé)從VME BUS接收FEC的FPGA配置命令，并轉(zhuǎn)換為JTAG控制時序，驅(qū)動后送到FEC；FEC采用串行配置方式，每個JTAG控制接口負(fù)責(zé)4個FEC的JTAG配置，總共需要404個JTAG控制接口（14個插件）。（每個數(shù)據(jù)鏈包括256道數(shù)據(jù)，系統(tǒng)共36－40個數(shù)據(jù)鏈，表示了4096＋4992個感應(yīng)條的位置信息；40個數(shù)據(jù)鏈最多可表示10240個感應(yīng)條的位置信息，組成了一個181。同時，鑒于大的RPC探測器的放電脈沖對FEC中FPGA芯片功能的可能損壞，在扇入扇出插件（I/O插件）中設(shè)有FPGA功能實時核對的數(shù)據(jù)模式（Data Pattern）的輸入/輸出線，以便在探測到FPGA功能損壞的情況下，及時對FGPA功能數(shù)據(jù)的重新裝載。在探測器上方中間，放置VME系統(tǒng)機箱，1個系統(tǒng)控制插件（System Control Module）、1個VME讀出插件（Readout）、4個扇入扇出插件（I/O Module）和14個JTAG控制插件被安置在這個機箱中。5. 觸發(fā)特性觸發(fā)延遲時間：觸發(fā)脈沖最大晃動：平均觸發(fā)率：4kHz6. 測試所有電子學(xué)通道的測試信號相同，測試脈沖幅度的精度為1％?！?Hz/cm2。阻性板探測器的輸出信號特性如下： 信號幅度典型值(50?)：700 mV 信號最小幅度(50?)：100 mV 信號最大幅度(50?)：800mV 信號延遲時間： 50 ns 阻性板探測器典型輸出信號2. 期望的事例擊中率阻性板探測器的事例率約和海平面宇宙線相當(dāng)，為400 Hz/m2；在該事例率的條件下，在1μs 的窗口下，偶然事例的擊中率約為每事例20道。這樣，μ子鑒別器讀出電子學(xué)系統(tǒng)可并行掃描10,240個數(shù)據(jù)，滿足阻性板探測器9088個電子學(xué)通道數(shù)據(jù)獲取的要求。 BESIII μ子鑒別器讀出電子學(xué)系統(tǒng)μ子鑒別器由阻性板探測器(RPC)組成，阻性板探測器上布有感應(yīng)條，感應(yīng)條上的感應(yīng)信號代表了粒子擊中的位置信息。μ子鑒別器讀出電子學(xué)系統(tǒng)由5個VME的讀出插件組成；每個VME的讀出插件有16個數(shù)據(jù)讀出鏈；每個鏈負(fù)責(zé)收集256個阻性板探測器的感應(yīng)條的數(shù)據(jù)。 電子學(xué)設(shè)計條件1. 探測器輸出信號。μ子鑒別器的阻性板探測器是低噪聲和低事例占有率的探測器。閾值調(diào)整精度為1％。而就它的物理結(jié)構(gòu)而言，μ子鑒別器電子學(xué)系統(tǒng)由放置在探測器附近的1個9U的VME機箱和4個電源機箱組成。每個數(shù)據(jù)鏈一個I/O接口；每個I/O插件配置12個I/O接口，4個插件共48個I/O接口，滿足系統(tǒng)36－40個數(shù)據(jù)鏈的要求。受VME插件面積所限，一個VME插件可能放不下所有的讀出模塊，則需要多個讀出插件，分別壓縮后，采用CBLT的方式讀出。數(shù)據(jù)鏈的數(shù)據(jù)經(jīng)分別
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1