【正文】 pf1[1]=0x1a。a=9amp。m39。 txt_disp(str_chp1,0x98)。 strcpy(str_chp1,str_chp2)。 else flag_ForVorP[flag_s]=(flag_ForVorP[flag_s]+2)%3。d39。a)。 break。 } } sendvalue()。 if(d11) { i1=d1。 { ch_f[0]=suanfa_f(f[0])。str_td[14]=0xa1。 break。 N=80。 m=jisuan(n1,k)。 } } if(flag_d) k=i。 if(str_chpf1[10]==39。039。e39。 } else { lcd_gra_clr()。 } else if(a==39。.39。039。 39。break。 39。str_chp1[1]=39。flag_d) { if(i==0) { strcpy(str_chpf1,str_chpf)。 } else if(a==39。 } if(i!=0) chuanwei(str_chpf1)。continue。amp。break。 39。str_chp1[1]=39。break。str_chpv1[1]=39。amp。) { return。 i=0。 txt_disp(str_td,0x80)。 n1[0]=n1[1]=n1[2]=n1[3]=n1[4]=n1[5]=n1[6]=n1[7]=0。) { if(a==39。 if(a==39。a)。 txt_disp(str_chpf1,0x90)。 39。break。 39。str_chp1[1]=39。 strcpy(str_chp1,str_chp2)。 flag_anjian=1。break。n39。 unsigned char i=0。unsigned char str_chp[]= 0 176。 write_byte(14,6)。 write_byte(10,ch_p[0]%256)。 write_byte(6,ch_f[0]/256/256)。 write_byte(2,ch_v[1]%256)。j) { x2=(x2+n[j])*。ji。y) p[y]=p[y1]。y++) p[y]=p[y+1]。n39。 //鍵入“取消”鍵 case /*0xee*/0x7b:*key=39。break。e39。 //鍵入“退格/小數(shù)點”鍵 case /*0xed*/0xbb:*key=39。break。break。break。break。break。 KeyCode=H4|L4。 //將第一次檢測值放入寄存器a KEYBUS=0x0F。 KEYBUS=0xF0。 sda=1。 load2=0。 delayx()。 delayx()。i++) { temp=temp1。 scl=1。 }void write_byte(unsigned int adr,unsigned int date){ unsigned int i,temp。unsigned char str_ch1[]= 通 道 1 。unsigned char str_td2[]= 設(shè)置通道2: 。 //第一行漢字內(nèi)容unsigned char code str_errv[]={幅度: }。 。 unsigned char str_2chpf2[]= 1000 Hz 。 。 unsigned char str_1chpf2[]= 1000 Hz 。 unsigned char N=20。sbit load2=P0^2。三、軟件設(shè)計：主控制芯片為P89V51RD實現(xiàn),由于處理器速度較快,：四、系統(tǒng)測試：測試所用儀器：數(shù)字多用表34401A，示波器TDS1012，失真度儀GAD2019幅頻特性測試頻率通道1 峰峰值（V）通道2 峰峰值（V）501001502003003504004505005506006507007508008509009501000經(jīng)過測試得到兩路正弦波的頻率范圍1Hz—1KHz,步進值不大于1Hz，%，兩路正弦波輸出最大幅度不低于3V，分辨率不低于12bit,設(shè)定的輸出信號電壓值在整個頻段內(nèi)，變換量小于5%相位測試：兩路信號的相位差可在0—359度內(nèi)可調(diào)，零點測試：F=50HzAC（mV）DC（mV）通道一通道二經(jīng)過測試，兩路正弦信號幅度設(shè)置為零時，輸出噪聲未達到5mV.通過測試使得相位，幅度，頻率，零點的指標(biāo)都得到了提升，,8個免費OPA2227，晶振成本為5，CPLD成本為20結(jié) 論結(jié)論：由于系統(tǒng)架構(gòu)設(shè)計合理，功能電路實現(xiàn)較好，系統(tǒng)性能優(yōu)良、穩(wěn)定，較好地達到了題目要求的各項指標(biāo)。其兩路的頻率分別為10~~。將第一級的信號經(jīng)過三階低通濾波器進行兩次濾波得到相對穩(wěn)定的正弦波，經(jīng)過跟隨放大得到SA+和SA兩種信號，再次經(jīng)過控制開關(guān)得到方波信號。將電流通過由R1和R2并聯(lián)的電阻經(jīng)過電壓跟隨器得到+5V的電壓，在經(jīng)過一階放大和反向電壓跟隨器得到5V的電壓。FX[11,0]為第二路NCO內(nèi)部的輸出與預(yù)置的正弦波的相位差PH[11,0]進行相加進行混頻，從而得到信號FRQB。圖13方案系統(tǒng)框圖 單元電路設(shè)計： CPLD部分：12位移位寄存器的SCK、SOI端口和13位譯碼器的LOAD端口接到單片機上，寄存器的高4位做譯碼器的地址，低8位做鎖存器輸出的數(shù)據(jù)，6位鎖存器的輸出作為NCO內(nèi)24位鎖存器的信號端，當(dāng)DLTA[23,0]信號輸入到NCO內(nèi)部時，開始進行循環(huán)相加，每計數(shù)到2＾24時則輸出最高位進入下一位進行計數(shù)，而下一位則為每2＾12來記一次數(shù)直到最高位輸出，此信號為FRQA。通過比較器進產(chǎn)生一路占空比可調(diào)的矩形波，然后通過低通濾波器生成直流常量用于調(diào)節(jié)幅值，并通過電子開關(guān)改變脈沖信號f（t）的幅值，若想輸出正弦波形，則再通過濾波器與運放即可得到。此模塊有良好的隔離、保護作用。方案三：LM324具有電源電壓范圍寬，靜態(tài)功耗小，可單電源使用價格低廉等優(yōu)點。允許他們的設(shè)計隨著系統(tǒng)升級或者動態(tài)重新配置而改變。這樣的結(jié)果是缺乏編輯靈活性，但是卻有可以預(yù)計的延遲時間和邏輯單元對連接單元高比率的優(yōu)點。既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。并行編程方式提供了高速的分組編程（頁編程）方式，可節(jié)省編程成本和上市時間。方案二：選用P89V51RD2單片機，P89V51RD2單片機的典型特性是它的X2方式選項。8MHz4位的單片機，采用了精簡指令集（ 微處理器比較與選擇方案一：選用MSP430系列單片機，擁有強大的處理能力采用數(shù)碼管顯示時一般采用動態(tài)顯示，需要用I/O口發(fā)送段選與位選數(shù)據(jù)，若同時用獨立鍵盤，則會造成I/O口的數(shù)量不夠的問題，又因動態(tài)顯示利用人眼余暉來實現(xiàn)八位數(shù)的動態(tài)顯示，而且還具有可靠性不高，易燒毀的問題。本任務(wù)中推薦采用的信號變換原理有：PWM信號經(jīng)低通濾波后可變換為直流電壓，窄帶范圍內(nèi)的方波經(jīng)低通濾波后可變換為相應(yīng)頻率的正弦波，兩路不同頻率的正弦波經(jīng)差頻與低通濾波后可變換為另一低頻正弦波。除工作電源外，正弦波發(fā)生器由微處理器單元（含鍵盤顯示）、控制邏輯單元和模擬電路單元三部分組成。低成本雙路正弦波發(fā)生器（D題）摘 要本作品基于DDS工作原理，利用CPLD編程實現(xiàn)NCO功能，進而實現(xiàn)題目中要求產(chǎn)生正弦波，每路信號的頻率、幅度及兩路信號的相位差均可程控設(shè)置。關(guān)鍵字：DDS原理，微處理器，可編程邏輯，CPLD 任務(wù)：設(shè)計、制作一個低成本雙路正弦波發(fā)生器，每路信號的頻率、幅度及兩路信號的相位差均可程控設(shè)置。系統(tǒng)框圖如下：主要由鍵盤顯示，微處理單元，控制邏輯單元，模擬電路單元構(gòu)成。目 錄摘 要 2任務(wù)： 2要求 3目 錄 4一、方案論證與比較 5 鍵盤顯示比較與選擇 5 微處理器比較與選擇 5 控制邏輯單元選擇與比較 5 模擬單元中放大器的方案比較： 6： 6二、系統(tǒng)方案描述與論證： 7 總體設(shè)計： 7 單元電路設(shè)計： 7 CPLD部分： 7： 10： 12三、軟件設(shè)計： 13四、系統(tǒng)測試： 14結(jié) 論 15參考文獻 15附 錄 16附錄1 程序設(shè)計 16附錄2 CPLD內(nèi)部邏輯電路圖 43附錄3 模擬電路原理圖 44一、方案論證與比較 鍵盤顯示比較與選擇方案一:選用獨立鍵盤按鍵和數(shù)碼管顯示，獨立鍵盤的特點是程序編制簡單，但是每個按鍵占用一條I/0口，當(dāng)按鍵較多時，I/O口的利用率不高，適用于所需按鍵較少的場合。綜上所述，由于本設(shè)計要用到16個按鍵，經(jīng)過兩種方案的比較，最終采用4*4矩陣式鍵盤和液晶屏顯示的組合完成鍵盤顯示單元。16種源操作數(shù)尋址、條內(nèi)核指令以及大量的模擬指令；大量的寄存器以及片內(nèi)數(shù)據(jù)存儲器都可參加多種運算；還有高效的查表處理指令；有較高的處理速度，在這些特點保證了可編制出高效率的源程序。Flash程序存儲器支持并行和串行在系統(tǒng)編程（ISP）。方案二：FPGA它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。這個結(jié)構(gòu)由一個或者多個可編輯的結(jié)果之和的邏輯組列和一些相對少量的鎖定的寄存器。因此一個有關(guān)的重別是很多新的FPGA支持完全的或者部分的系統(tǒng)內(nèi)重新配置。方案二：TL082是一個雙運算放大器，通過小電壓信號的變化控制大電壓信號。方案二：　使用AC/DC模塊。二、系統(tǒng)方案描述與論證： 總體設(shè)計：系統(tǒng)工作流程為：用P89V51RD2單片機作為微處理器，通過鍵盤輸入需要輸出的雙相信號參數(shù)（頻率、幅值、相位差、占空比），將相應(yīng)參數(shù)通過液晶屏顯示，同時數(shù)據(jù)輸入到CPLD中，CPLD完成了NCO及其他所需功能，根據(jù)設(shè)計要求生成相應(yīng)的頻率與相位可調(diào)的數(shù)據(jù)，通過比較器與占空比控制字進行比較，產(chǎn)生頻率、相位及占空比可調(diào)的脈沖信號f（t）。方案系統(tǒng)框圖如圖13所示。通過鎖存器輸出的信號一部分進入了