【正文】 ndex=7。when 101=ToneIndex=7。when 97=ToneIndex=6。when 93=ToneIndex=0。when 89=ToneIndex=5。when 85=ToneIndex=7。when 81=ToneIndex=9。when 77=ToneIndex=6。when 73=ToneIndex=7。when 69=ToneIndex=10。when 65=ToneIndex=9。when 61=ToneIndex=9。when 57=ToneIndex=10。when 53=ToneIndex=10。when 49=ToneIndex=6。when 45=ToneIndex=2。when 41=ToneIndex=3。when 37=ToneIndex=9。when 33=ToneIndex=0。when 29=ToneIndex=7。when 25=ToneIndex=8。when 21=ToneIndex=9。when 17=ToneIndex=7。when 13=ToneIndex=9。when 09=ToneIndex=10。when 05=ToneIndex=10。when 01=ToneIndex=0。when 127=ToneIndex=9。when 123=ToneIndex=9。when 119=ToneIndex=10。when 115=ToneIndex=6。when 111=ToneIndex=8。when 107=ToneIndex=9。when 103=ToneIndex=10。when 99=ToneIndex=8。when 95=ToneIndex=0。when 91=ToneIndex=11。when 87=ToneIndex=9。when 83=ToneIndex=6。when 79=ToneIndex=8。when 75=ToneIndex=9。when 71=ToneIndex=10。when 67=ToneIndex=8。when 63=ToneIndex=0。when 59=ToneIndex=9。when 55=ToneIndex=9。when 51=ToneIndex=6。when 47=ToneIndex=8。when 43=ToneIndex=9。when 39=ToneIndex=10。when 35=ToneIndex=8。when 31=ToneIndex=0。when 27=ToneIndex=11。when 23=ToneIndex=9。when 19=ToneIndex=6。when 15=ToneIndex=8。when 11=ToneIndex=9。when 07=ToneIndex=10。when 03=ToneIndex=8。end process。) thenCounter=Counter+1。beginprocess(dig,clk)begin if (dig=1 or dig=2 or dig=3 or dig=4) thenif Counter=128 then Counter=0。 dig: in integer range 0 to 4。end。when 15 = Tone=4141。when 11 = Tone=6859。when 7 = Tone=6166。when 3 = Tone=5157。END。音符預(yù)置數(shù)模塊library ieee。end if。 then SpkS=39。139。end process。FullSpkS=39。 thenif Count11=161FFF thencount11:=Tone。process(PreCLK, Tone)variable Count11: integer range 0 to 161FFF。139。139。beginprocess(clk)variable count4:integer range 0 to 15。 SpkS: OUT STD_LOGIC)。揚(yáng)聲器發(fā)生及分頻模塊library ieee。end case。when 13 = lights=100100100。when 9 = lights=111000000。when 5 = lights=000011000。when 1 = lights=000000001。architecture one of light isbegin process(clk,Tone)begin if (clk39。entity light isport(clk: in std_logic。end process。when 1101=dig=3。 dig:out integer range 0 to 4)。END。u2: ToneTaba PORT MAP(Index=ToneIndex, Tone=Tone)。SIGNAL Tone: INTEGER RANGE 0 TO 161FFF。 ponent lightport(clk: in std_logic。COMPONENT SpeakeraPORT(clk: IN STD_LOGIC。END COMPONENT。 ToneIndex: OUT INTEGER RANGE 0 TO 15)。 lights:out std_logic_vector(8 downto 0))。 CLK4HZ: IN STD_LOGIC。在設(shè)計(jì)的過(guò)程中，還掌握了許多有關(guān)電子領(lǐng)域必要軟件的使用，對(duì)今后的工作都有一定得幫助。結(jié)論通過(guò)對(duì)芯片內(nèi)部的編程設(shè)計(jì)，加上必要的外圍電路，構(gòu)成了這個(gè)MIDI音樂(lè)播放器的系統(tǒng)，整體工作量適中。 彩燈控制時(shí)鐘的調(diào)試彩燈控制時(shí)鐘頻率要求在十幾道幾十赫茲之間。 系統(tǒng)調(diào)試把程序下載到芯片內(nèi)部后，將第四章所介紹的所有外圍電路與CPLD連接后，形成整個(gè)系統(tǒng)，總電路圖見(jiàn)附錄A。Altera的Quartus II是業(yè)內(nèi)領(lǐng)先的FPGA/CPLD設(shè)計(jì)軟件，具有最全面的開(kāi)發(fā)環(huán)境，實(shí)現(xiàn)無(wú)與倫比的性能表現(xiàn)[18]。彩燈由9個(gè)發(fā)光二極管構(gòu)成，紅、綠、黃每色各三個(gè)。其中C2是交流耦合電容，將功率放大器的交流輸出送到負(fù)載上，輸出信號(hào)通過(guò)Rw接到LM386的同相端。為了使輸出的脈沖比較穩(wěn)定、減少外界干擾，將輸出的脈沖再經(jīng)過(guò)D觸發(fā)器（7474）后送給CPLD芯片，因此555定時(shí)器件腳輸出的脈沖頻率應(yīng)提高一倍（即8Hz），這樣R1+。由3腳輸出的脈沖頻率的計(jì)算公式如公式()所示。 音樂(lè)節(jié)奏時(shí)鐘在上一章節(jié)中提到，我們以1/16音符為最小計(jì)數(shù)單元，所以我們?cè)谕獠拷尤?Hz的時(shí)鐘信號(hào)給計(jì)數(shù)器，已滿足正常的音樂(lè)播放要求。由于現(xiàn)在WAVE、MP3格式音樂(lè)的廣泛流行，MIDI音樂(lè)聽(tīng)起來(lái)會(huì)稍顯單調(diào)，有些歌曲在用MIDI放出來(lái)的時(shí)候，會(huì)有一些失真，而且沒(méi)有MP3格式音樂(lè)那么流暢，因此在選歌上要慎重，所以盡量選擇多一些歌曲，通過(guò)多次的調(diào)試，調(diào)試出最后放出來(lái)效果較好的音樂(lè)。 不同音符對(duì)應(yīng)彩燈閃爍表音名彩燈閃爍（1為亮/ 0為滅）低音5100100100低音6010010010低音7001001001中音1000000001中音2000000011中音3000000111中音4000001000中音5000011000中音6000111000中音7001000000高音1011000000高音2111000000高音3000111111高音4111111000高音5111000111休止符0111111111 開(kāi)關(guān)選擇模塊設(shè)計(jì)除了上述幾個(gè)主要模塊以外，還有一個(gè)開(kāi)關(guān)選擇模塊的設(shè)計(jì)，采用case語(yǔ)句，對(duì)外部電路輸入的一個(gè)字符串進(jìn)行判斷，芯片內(nèi)部處理這個(gè)字符串，從而判斷選擇的是哪首歌曲的播放。 彩燈閃爍控制模塊的設(shè)計(jì)彩燈閃爍控制電路主要是控制燈的亮和滅，此電路輸出高低電平信號(hào)，就可以直接驅(qū)動(dòng)發(fā)光二極管[15]。對(duì)于不同的分頻系數(shù)，只要加載不同的初始值即可。所以，上圖所給出的分頻系數(shù)是用分頻后的2MHz基礎(chǔ)上計(jì)算得出的。若想編輯音域更廣的音樂(lè)，則需要重新設(shè)定初始值。 音調(diào)發(fā)生模塊設(shè)計(jì)此模塊包括預(yù)置數(shù)產(chǎn)生電路和頻率發(fā)生器。另外，在設(shè)計(jì)中為了讓歌曲循環(huán)播放，計(jì)數(shù)器設(shè)定計(jì)滿自動(dòng)清零計(jì)數(shù)的功能，這樣，只要不斷電，不關(guān)開(kāi)關(guān)，歌曲就可以自動(dòng)循環(huán)播放了。節(jié)拍控制電路以樂(lè)曲中最短音符的節(jié)拍為基準(zhǔn)，產(chǎn)生樂(lè)曲所需要的全部節(jié)拍。第3章 MIDI音樂(lè)播放器芯片設(shè)計(jì) 工作原理 音調(diào)發(fā)生器MIDI音樂(lè)是Windows下的一種合成音樂(lè)，由于它通過(guò)記譜的方式來(lái)記錄一段音樂(lè)，因此與wave音樂(lè)相比，它可以極大地減少存儲(chǔ)容量。鑒于最后編譯的結(jié)果，芯片內(nèi)部資源允許四位二進(jìn)制數(shù)組的開(kāi)關(guān)程序，所以最后直接選用四位二進(jìn)制數(shù)組開(kāi)關(guān)。另外，為了使整個(gè)設(shè)計(jì)盡量簡(jiǎn)潔，程序中的四首歌全部編寫(xiě)歌曲的高潮部分，這樣聽(tīng)起來(lái)更加耳熟能詳，同時(shí)也能節(jié)省更多的芯片內(nèi)部資源。彩燈閃爍控制器根據(jù)編碼將當(dāng)前要播放的音符對(duì)應(yīng)的彩燈亮滅狀態(tài)送給彩燈[9]。其核心模塊為CPLD芯片，內(nèi)部有音調(diào)發(fā)生器、音樂(lè)編碼器和彩燈閃爍控制器三個(gè)模塊。MAX II器件提供的密度范圍從240到2210個(gè)邏輯單元（LE），最多達(dá)272個(gè)用戶I/O管腳。因此，MAX II CPLD是所有CPLD系列產(chǎn)品中成本最低、功耗最小和密度最高的器件。第2章 總體設(shè)計(jì)概述 MAX II 系列CPLDMAX II器件系列是一種非易失性、即用性可編程邏輯系列，它采用了一種突破性的新型CPLD架構(gòu)。另外，CPLD器件的選擇也是一個(gè)關(guān)鍵。 CPLD的設(shè)計(jì)本設(shè)計(jì)的關(guān)鍵還是在于內(nèi)部芯片的設(shè)計(jì)。之所以選用Altera MAX IIZ CPLD，是因?yàn)樗坏梢匝杆侔踩貙?shí)現(xiàn)新特性和功能，而且還具有最低的功耗和最小的電路板面積，該器件管理P1200便攜式手持機(jī)中的多個(gè)接口，包括射頻識(shí)別(RFID)讀卡器、紅外數(shù)據(jù)協(xié)會(huì)(IRDA)傳感器、藍(lán)牙接121以及LED控制端口等。本次設(shè)計(jì)，主要采用VHDL語(yǔ)言設(shè)計(jì)?；赑LD的設(shè)計(jì)，有一下幾種較為成熟的設(shè)計(jì)方法：1． 原理圖設(shè)計(jì)2． 程序設(shè)計(jì)方法3． 狀態(tài)機(jī)設(shè)計(jì)4． 功能模塊輸入法5． IP模塊使用6． 基于平臺(tái)的設(shè)計(jì)方法其中，最為廣泛普遍應(yīng)用的為程序設(shè)計(jì)方法。3． 對(duì)于SRAM結(jié)構(gòu)的產(chǎn)品，Altera公司的PLD的輸出電流可達(dá)25mA，而Xilinx的FPGA只有16mA。這種芯片具有現(xiàn)場(chǎng)可編程和方案容易改動(dòng)的特點(diǎn)。大規(guī)?？删幊踢壿嬈骷﨏PLD（Complex Programmable Logic Device，復(fù)雜可編程邏輯器件）和FPGA（Field Programmable Gates Array，現(xiàn)場(chǎng)可編輯門(mén)陣列）是當(dāng)今應(yīng)用最廣泛的兩類(lèi)可編程邏輯器件，電子設(shè)計(jì)工程師利用它可以在辦公室或?qū)嶒?yàn)室設(shè)計(jì)出所自己所需要的專(zhuān)用芯片和專(zhuān)用產(chǎn)品，從而大大縮短了產(chǎn)品上市時(shí)間，降低了開(kāi)發(fā)成本。通過(guò)本次設(shè)計(jì)，可以體現(xiàn)出可編程邏輯器件CPLD/FPGA等在電子設(shè)計(jì)領(lǐng)域的廣泛應(yīng)用，設(shè)計(jì)者可以方便的設(shè)計(jì)出符合要求的芯片或應(yīng)用系統(tǒng)。基于CPLD的MIDI音樂(lè)播放器的設(shè)計(jì)【摘要】 現(xiàn)代電子系設(shè)計(jì)領(lǐng)域中的EDA是隨著計(jì)算機(jī)輔助設(shè)計(jì)技術(shù)的提高和可編程邏輯器件應(yīng)運(yùn)而生并不斷完善的。本設(shè)計(jì)主要利用VHDL語(yǔ)言進(jìn)行編程，在CPLD內(nèi)部設(shè)計(jì)出音調(diào)發(fā)生器、音樂(lè)編碼器、彩燈閃爍控制器三個(gè)模塊，再配上時(shí)鐘、彩燈、開(kāi)關(guān)、揚(yáng)聲器等必要的外圍電路，從而實(shí)現(xiàn)四首音樂(lè)選擇播放、并配有隨音樂(lè)節(jié)奏而閃爍變化的彩燈等功能的EDA應(yīng)用系統(tǒng)。沒(méi)有EDA技術(shù)的支持，想要完成一些超大規(guī)模集成電路的設(shè)計(jì)制造是不可想象的。由于集成度高、設(shè)計(jì)方法先進(jìn)、現(xiàn)場(chǎng)可編程，它可以替代幾十甚至上百片通用IC芯片。2． Altera CPLD適合完成各類(lèi)算法和組合邏輯，而Xilinx FPGA更適合于完成時(shí)序較多的邏輯電路。因此，針對(duì)上述特點(diǎn)，結(jié)合本設(shè)計(jì)題目的要求，我們采用Altera公司的CPLD芯片，7128型號(hào)，這是目前市場(chǎng)最為通用的一種CPLD，采用其構(gòu)成的最小系統(tǒng)通用板，利用外圍電路的拓展，可以完成許多設(shè)計(jì)員需要的電路系統(tǒng)功能。程序設(shè)計(jì)的語(yǔ)言種類(lèi)較多，近年來(lái)廣泛使用的有ABEL、VHDL和VerilogHDL語(yǔ)言。2008年6月24日，北京——Altrea公司宣布，深圳華禹高科技有限公司在其新的攜式手持機(jī)中選用了MAXIIZ CPLD。如AutoCAD軟件可用于機(jī)械及建筑設(shè)計(jì)，也擴(kuò)展到建筑裝璜及各類(lèi)效果圖，汽車(chē)和飛機(jī)的模型、電影特技等領(lǐng)域。關(guān)于音樂(lè)的選擇方面，盡量選擇一些節(jié)奏緩慢，節(jié)拍清晰的歌曲，且音律范圍不要太廣的歌曲，這樣在設(shè)計(jì)上，即可盡量節(jié)約芯片內(nèi)部資源[6]。外圍電路的調(diào)試工作要配合芯片設(shè)計(jì)一起進(jìn)行，這樣可以調(diào)試出音樂(lè)輸出的最佳狀態(tài)。這種基于查找表的架構(gòu)在最小的I/O焊盤(pán)約束的空間內(nèi)提供了最多的邏輯容量。除這些典型的CPLD應(yīng)用之外，MAX II器件還能滿足大量從前在FPGA、ASSP和標(biāo)準(zhǔn)邏輯器件中實(shí)現(xiàn)的低密