基于pcmcu和fpga的遠(yuǎn)程數(shù)據(jù)采集系統(tǒng)設(shè)計-全文預(yù)覽
【正文】 6,INPUT_A_IS_CONSTANT=no, INPUT_B_IS_CONSTANT=no,USE_EAB=off, LPM_REPRESENTATION=unsigned ) RETURNS (result[15..0])。 h8“ =h7f。 h4“ =h66。 h0 =h3f。 bitout[]=16。 when 3= mseg[]=mmr[]。 stb[]=2。 bitout[]=1。 End if。mr[]=mr[]。mm[]=mm[]。mh[]=mh[]。mh[]=mh[]。 If mh[]==9 then mh[]=0。 If ml[]==9 then ml[]=0。mrr[]=mr[]。 sta[]=0。mm[]=mm[]。mwr[]=mw[]。mrr[]=mrr[]。sta[]=1。mseg[].clk=fp。 End if。 分頻 If fpq[]==19999 then fp=!fp。 mrd[15..0],sta[1..0],stb[2..0],mseg[3..0], bitout[4..0],fpq[15..0],fp :dff。圖212 數(shù)碼管管腳分配圖3 軟件設(shè)計 設(shè)計任務(wù) 基本任務(wù) (1)、進(jìn)行電壓采集并顯示 擴(kuò)展任務(wù) (1)、指定通道采集 (2)、循環(huán)采集顯示 ，默認(rèn)每通道顯示1秒鐘。 （4）轉(zhuǎn)換結(jié)束后，可通過執(zhí)行IN指令，設(shè)法在輸出允許OE腳上形成一個正脈沖，打開三態(tài)緩沖器把轉(zhuǎn)換的結(jié)果輸入到DB，一次A/D轉(zhuǎn)換便完成。圖25 ADC0809結(jié)構(gòu)圖 ADC0809轉(zhuǎn)換原理 圖26 ADC0809轉(zhuǎn)換工作時序工作原理： ，可以使兩個非門打開（1）當(dāng)模擬量送至某一輸入通道后，CPU將標(biāo)識該通道編碼的三位地址信號經(jīng)數(shù)據(jù)線或地址線輸入到ADDC、ADDB、ADDA引腳上。 圖23 LED顯示電路顯示電路采用6位共陽極LED動態(tài)掃描顯示，CD4511輸出所需字形，74LS138選擇字位。CPLD系統(tǒng)則需自行設(shè)計焊接，包含EP1K30TC144芯片。且管腳數(shù)目較少，適合本次設(shè)計使用。其內(nèi)置的8KB字節(jié)點(diǎn)擦除可編程EEPROM片內(nèi)程序存儲器和256字節(jié)RAM，無需外部擴(kuò)展。設(shè)計中采用了模數(shù)轉(zhuǎn)換器，利用ADC0809型8位MOS型A/D轉(zhuǎn)換器，可實現(xiàn)8路模擬信號的分時采集，片內(nèi)有8路模擬選通開關(guān)，以及相應(yīng)的通道地址鎖存用譯碼電路，實現(xiàn)模擬信號到數(shù)字信號的轉(zhuǎn)換。設(shè)計選題以單片機(jī)、AD0809為核心，基本內(nèi)容應(yīng)包括單片機(jī)最小系統(tǒng)、CPLD系統(tǒng)、鍵盤（撥碼開關(guān)）和LED顯示電路，以及設(shè)計系統(tǒng)涉及的其他電路。關(guān)鍵詞：89S52單片機(jī)、EP1K30TC1443芯片、CPLD/FPGA、上位機(jī)、電壓采集、AD轉(zhuǎn)換電路目 錄1 緒論 1 目的和任務(wù) 1 1 2 2 FPGA控制方案的選用 2 系統(tǒng)設(shè)計原理框圖 32 硬件電路設(shè)計 4 4 4 5 顯示譯碼電路 5 A/D轉(zhuǎn)換 7 ADC0809內(nèi)部結(jié)構(gòu) 7 ADC0809轉(zhuǎn)換原理 8 AD轉(zhuǎn)換電路 9 9 硬件設(shè)計流程 10 硬件設(shè)計流程圖 10 CPLD系統(tǒng)流程框圖 11 詳細(xì)管腳說明 113 軟件設(shè)計 13 設(shè)計任務(wù) 13 基本任務(wù) 13 擴(kuò)展任務(wù) 13 13 軟件設(shè)計流程 13 單片機(jī)設(shè)計流圖 14 BCD碼轉(zhuǎn)換電路與顯示電路設(shè)計程序: 14 17 用上位機(jī)和撥碼開關(guān)控制8路通道選擇： 18 194 系統(tǒng)調(diào)試 21 硬件部分 21 軟件部分 215 總結(jié) 23參考文獻(xiàn)： 24附錄二 ADC0809與單片機(jī)連接圖 26附錄三 元器件清單 27附錄四 程序代碼 28徐海學(xué)院2010級單片機(jī)系統(tǒng)設(shè)計報告 第35頁1 緒論、目的和任務(wù)《單片機(jī)系統(tǒng)設(shè)計》是在學(xué)習(xí)《單片機(jī)原理及應(yīng)用》、《CPLD》等相關(guān)理論課程之后，所設(shè)置的重要的綜合性實踐教學(xué)環(huán)節(jié)。 本文介紹一種基于EP1K30TC1443的CPLD/FPGA和89S52單片機(jī)的一種電壓測量電路，基本內(nèi)容包括單片機(jī)最小系統(tǒng)、AD轉(zhuǎn)換電路、鍵盤和LED顯示電路，以及設(shè)計系統(tǒng)涉及的其他電路。上位機(jī)算計軟件設(shè)計利用VB或VC程序編制上位計算機(jī)控制程序，實現(xiàn)遠(yuǎn)程數(shù)據(jù)采集功能并實時顯示采集的數(shù)據(jù)和通道號。中國礦業(yè)大學(xué)徐海學(xué)院專業(yè)技能考核培訓(xùn)設(shè)計報告 姓 名： 學(xué) 號： 專 業(yè)： 電子科學(xué)與技術(shù) 設(shè)計題目： 遠(yuǎn)程數(shù)據(jù)采集系統(tǒng)設(shè)計 專 題： 基于CPLD/FPGA的電壓數(shù)據(jù)采集 指導(dǎo)教師： 設(shè)計地點(diǎn)： 嘉園實驗樓 時 間： 20130506 2013 年 5月CPLD課程設(shè)計任務(wù)書專業(yè)年級學(xué)號學(xué)生姓名 任務(wù)下達(dá)日期：2013年 5 月6 日設(shè)計日期： 2013年5月6日 至 2013年5月20日設(shè)計題目：基于PC、MCU和CPLD/FPGA的遠(yuǎn)程數(shù)據(jù)采集系統(tǒng)設(shè)計設(shè)計專題題目： 基于CPLD/FPGA的電壓數(shù)據(jù)采集設(shè)計主要內(nèi)容和要求： 利用上位計算機(jī)、單片機(jī)、可編程邏輯器件和ADC器件構(gòu)成一個遠(yuǎn)程數(shù)據(jù)采集系統(tǒng)，系統(tǒng)具備遠(yuǎn)程/就地兩種控制模式，具有8通道循環(huán)采集和指定通道采集兩種數(shù)據(jù)采集方式。數(shù)據(jù)采集技術(shù)是信息科學(xué)的重要分支，它不僅應(yīng)用在智能儀器中，而且在現(xiàn)代工業(yè)生產(chǎn)、國防軍事及科學(xué)研究等方面都得到了廣泛應(yīng)用，無論是過程控制、狀態(tài)檢測，還是故障診斷、質(zhì)量檢測，都離不開數(shù)據(jù)采集系統(tǒng)。系統(tǒng)軟件根據(jù)設(shè)計任務(wù)自行設(shè)計獨(dú)立編制并進(jìn)行調(diào)試，最終實現(xiàn)利用上位機(jī)遠(yuǎn)程控制系統(tǒng)進(jìn)行數(shù)據(jù)采集功能并實時顯示采集的數(shù)據(jù)和通道號。在對遠(yuǎn)程數(shù)據(jù)采集裝置進(jìn)行設(shè)計時，其設(shè)計分為硬件設(shè)計與軟件設(shè)計兩部分，具體的設(shè)計流程如圖: 圖11 設(shè)計流程圖本次實驗要求設(shè)計基于單片機(jī)的電壓數(shù)據(jù)采集裝置，課程設(shè)計分設(shè)計、制作和調(diào)試三個部分。
高考資料相關(guān)推薦
鄂ICP備17016276號-1