【正文】 電子科技大學出版社》,2000, 2453[6], 5．頂層設計 數(shù)字電壓表的頂層設計，包含了A/D控制模塊、數(shù)據(jù)轉換模塊和動態(tài)顯示模塊三部分。
以上程序，將輸入端口din[3..0]接收的4位BCD轉換成7段式數(shù)碼管的字形編碼形式，可顯示十六進制數(shù)。 sout : OUT std_logic_vector(6 downto 0))。 8位二進制數(shù)在數(shù)據(jù)轉換模塊中已經(jīng)轉換成了16位的BCD碼，最后4位BCD碼為小數(shù)部分估算值，可以忽略不計，所以本程序接收來自數(shù)據(jù)轉換模塊高位的三組BCD碼q1[2..0]，q2[2..0]，q3[2..0]，利用位選信號selout，選通外部的三位數(shù)碼管，從左往右依次顯示帶小數(shù)點的整數(shù)位，以及兩位小數(shù)。 END PROCESS p2。 dpout = 39。 WHEN 110 = b_din = q2。 12 selout = sel。 ELSE sel = sel 1。 BEGIN p1:PROCESS(clk) BEGIN IF (clk39。 END COMPONENT。 segout : OUT STD_LOGIC_VECTOR(6 DOWNTO 0))。 ENTITY segdisp IS PORT(q1, q2, q3 : IN STD_LOGIC_VECTOR(3 downto 0)。 （1）動態(tài)掃描模塊
程序如下： LIBRARY IEEE。 ，我們假設輸入信號datain[7..0]=“10010100B”，經(jīng)過仿真，輸出q1=“0010B”、q2=“0000B”、q3=“1001B”、q4=“0010B”，對照表491可知滿足查表法中待轉換數(shù)據(jù)與電壓值的對應關系。 q3 = sum3(3 downto 0) WHEN sum3 01010 ELSE sum3 + 00110。amp。039。amp。039。amp。039。amp。039。 SIGNAL c1, c2, c3 : STD_LOGIC_VECTOR(4 DOWNTO 0)。 q1, q2, q3, q4 : OUT STD_LOGIC_VECTOR(3 DOWNTO 0))。 USE 。
輸入端口有數(shù)據(jù)輸入端din[7..0]，時鐘信號端clk，A/D轉換結束信號端eoc；輸出端口有地址鎖存允許信號端ale，轉換啟動信號端start，輸出允許信號端oe，模擬信號通道地址端adda。 以上程序中，使用了ale、start、oe和eoc等端口控制ADC0809器件的工作時序，根據(jù)A/D轉換的狀態(tài)轉換關系，將一個完整的采樣過程分為st0、stststst4五個狀態(tài)，由兩個主控進程和一個輔助進程控制，構成Moore型狀態(tài)機。) THEN temp = din。 END PROCESS COM2。EVENT AND clk = 39。 WHEN OTHERS = n_state = st0。139。039。 oe =39。 start = 39。 ELSE n_state = st2。039。039。 n_state = st2。 lock = 39。 WHEN st1 = ale=39。039。039。 BEGIN adda = 39。 ARCHITECTURE behave OF adc IS TYPE states IS (st0, st1, st2, st3, st4)。 clk, eoc : IN STD_LOGIC。在上電瞬間，A/D轉換控制模塊處于st0的初始狀態(tài)；進入st1狀態(tài)后，選擇模擬信號的輸入通道，啟動采樣；在st2狀態(tài)中進行A/D轉換，當eoc=1時進入st3狀態(tài)；st3狀態(tài)表示A/D轉換完成，允許轉換好的數(shù)據(jù)輸出；進入st4狀態(tài)，如果lock出現(xiàn)上升沿，轉換好的數(shù)據(jù)送入鎖存器。 ，為ADC0809工作時序圖。 D7～D0——數(shù)據(jù)輸出線。 OE——輸出允許信號，高電平有效，用來打開三態(tài)輸出鎖存器。START上升沿時，所有內(nèi)部寄存器清0；START下降沿時，開始進行A/D轉換。 ADDA、ADDB、ADDC——3位地址線。 量程是指A/D轉換器所能轉換的輸入電壓范圍。2．A/D轉換控制模塊 （1）A/D轉換器 作為A/D轉換器的ADC0809，片內(nèi)有8路模擬開關，分辨率為8位，轉換時間約100us，含鎖存控制的8路多路開關，輸出由三態(tài)緩沖器控制，單5V電源供電。二、設計要求設計一個數(shù)字電壓表，利用8位A/D轉換器，將連續(xù)的模擬電信號轉換成離散的數(shù)字電信號，并加以顯示，要求其量程為05V，三位數(shù)碼管顯示，其中一位為整數(shù)，兩位為小數(shù)，能正確顯示小數(shù)點。而應用EDA(電子設汁自動化)技術及FPGA(現(xiàn)場可編程門陣列)，其集成度高、速度快、性能十分可靠、用戶可自由編程且編程語言通俗易懂、系統(tǒng)功能擴展非常方便。傳統(tǒng)的數(shù)字電壓表設汁通常以大規(guī)模ASIC(專用集成電路)為核心器件，并輔以少量中規(guī)模集成電路及顯示器件構成。VHDL。本次所設計的電壓表的測量范圍是0～5V。廣西工學院課程設計任務書課題名稱 　 　 數(shù)字電壓表設計 系 別 信息與計算科學系 專 業(yè) 電子信息科學與技術 班 級 學 號 姓 名 指導教師 韋艷霞 教研室主任 李政林 系 主 任 李棟龍 20