基于fpga的串口通信-全文預覽
【正文】 器或下載電纜載入到目標芯片F(xiàn)PGA中。支持可編程系統(tǒng)（SOPC）和大規(guī)模FPGA設計開發(fā)，集系統(tǒng)級設計、嵌入式軟件開發(fā)、可編程邏輯設計于一體，是一種綜合性的開發(fā)平臺。Quartus II自帶宏功能模塊庫，大大減輕了用戶的工作量，加快設計速度。 開發(fā)平臺 軟件平臺軟件設計工具采用Quartus II。低位到高位傳輸。 圖3 UART數(shù)據(jù)幀格式一幀異步通信傳輸經(jīng)歷的步驟為：無傳輸：發(fā)送器處于空閑狀態(tài)，數(shù)據(jù)線保持“1”狀態(tài)。發(fā)送器是通過發(fā)送起始比特而開始一個字符傳送，起始比特使數(shù)據(jù)線處于邏輯0狀態(tài)，提示接收器數(shù)據(jù)傳輸即將開始。 圖2 UART功能模塊從異步接收輸入信號RXD接收到的異步信號通過接收器完成串行／并行的轉(zhuǎn)換，形成異步數(shù)據(jù)幀；發(fā)送器將CPU發(fā)出的8位數(shù)據(jù)進行并行／串行轉(zhuǎn)換，從TXD發(fā)送出去。所用傳輸線少，一個方向只需一條傳輸線，成本低。二、 UART理論基礎 接口技術簡介接口是CPU與外界的連接部件，是CPU與外界交換信息的中轉(zhuǎn)站?；蛘邔⒂嬎銠C外部來的串行數(shù)據(jù)奇偶校驗后轉(zhuǎn)換為字節(jié)，供計算機內(nèi)部使用并行數(shù)據(jù)的器件使用。是電腦硬件的一部分，具體實物表現(xiàn)為一塊并行輸入成為串行輸出的模塊化芯片。 傳輸線既傳輸數(shù)據(jù)又傳輸聯(lián)絡信息。與并行通信方式相比有以下優(yōu)點：傳輸距離長可達數(shù)千公里。并行通信中數(shù)據(jù)有多少位就需要多少條信號傳輸線。然而通信是在人類實踐過程中隨著社會生產(chǎn)力的發(fā)展對傳遞消息的要求不斷提升使得人類文明不斷進步。使用VHDL或Veriolog HDL將UART的核心功能集成從而使整個設計更加緊湊、穩(wěn)定且可靠。UART允許在串行鏈路上進行全雙工的通信。. . . .基于FPGA的串口通信設計 學 號： 姓 名： 班 級： 指導教師： 電子與控制工程學院一、串行通信系統(tǒng)在計算機系統(tǒng)和微機網(wǎng)絡的快速發(fā)展領域里串行通信在數(shù)據(jù)通信及控制系統(tǒng)中得到廣泛的應用。波特率發(fā)生器、接收器和發(fā)送器是UART的三個核心功能模塊利用VerilogHDL語言對這三個功能模塊進行描述并加以整合UART是廣泛使用的串行數(shù)據(jù)傳輸協(xié)議?；蛘咴O計上用到了FPGA/CPLD器件那么我們就可以將所需要的UART功能集成到FPGA內(nèi)部。通信在不同的環(huán)境下有不同的解
環(huán)評公示相關推薦
鄂ICP備17016276號-1