多功能數(shù)字電子鐘22-全文預(yù)覽
【正文】 分的系統(tǒng)軟件代碼放置于附錄1中。尤其是在理論聯(lián)系實(shí)際的方面，都為今后的學(xué)習(xí)和工作打下了堅(jiān)實(shí)的基礎(chǔ)。希望在今后的學(xué)習(xí)生活中有更多的機(jī)會去進(jìn)行這樣的練習(xí)。附錄1：圖10整體電路圖附錄2：代碼41：控制模塊源程序如下：MODULE SET_MODETITLE 39。COM39。SETO=[S2,S1,S0]。SS3=3。SS7=7。SS11=11。[0,0,1,0][0,0,1]。[0,1,1,0][0,1,1]。[1,0,1,0][1,0,1]。ENDCASESTATE SS1: CASE SET==0:SS2。ENDCASESTATE SS3: CASE SET==0:SS4。ENDCASESTATE SS5: CASE SET==0:SS6。ENDCASESTATE SS7: CASE SET==0:SS8。ENDCASESTATE SS9: CASE SET==0:SS10。ENDCASESTATE SS11: CASE SET==0:SS0。 小組成員項(xiàng)目組內(nèi)角色職責(zé)貢獻(xiàn)界定（排序）成 績備 注學(xué)號姓名2004093198刁羽組員12004093180周宇組員22004023196王浩銘組長3規(guī)模、技術(shù)難度、工作量(25)文檔報(bào)告(30)實(shí)現(xiàn)結(jié)果（演示）(20)答辯表現(xiàn)(15)平時(shí)及團(tuán)隊(duì)協(xié)作(10)總分(100)答辯情況：評語： 指導(dǎo)教師： 答辯日期: 年 月 日。ENDCASEEND附錄3：附圖31 狀態(tài)控制模塊的波形附圖32時(shí)鐘日歷模塊的波形附圖33. 報(bào)警模塊BELL的波形 《綜合實(shí)踐3設(shè)計(jì)》評價(jià)表題 目多功能數(shù)字電子鐘設(shè)計(jì)指導(dǎo)老師張勁松內(nèi)容簡介： 本設(shè)計(jì)以設(shè)計(jì)數(shù)字電子鐘為核心，詳細(xì)介紹了各個模塊的組成，應(yīng)用到了所學(xué)的模擬電路，數(shù)字電路，EDA，PROTEL等多種知識和軟件。ENDCASESTATE SS10: CASE SET==0:SS10。ENDCASESTATE SS8: CASE SET==0:SS8。ENDCASESTATE SS6: CASE SET==0:SS6。ENDCASESTATE SS4: CASE SET==0:SS4。ENDCASESTATE SS2: CASE SET==0:SS2。STATE_DIAGRAM SSSTATE SS0: CASE SET==0:SS0。[1,0,0,0][1,0,0]。[0,1,0,0][0,1,0]。TRUTH_TABLE([S_S3,S_S2,S_S1,S_S0][S2,S1,S0])[0,0,0,0][0,0,0]。SS9=9。SS5=5。SS1=1。REG39。SET,H128 PIN。豐富的實(shí)踐經(jīng)驗(yàn)和在事業(yè)上的開拓精神都將使我終身受益。這對一名作為學(xué)習(xí)電子專業(yè)的學(xué)生來說是必不可少的一課，在設(shè)計(jì)的過程當(dāng)中對于電路元器件的選擇更是讓我們受益非淺，不但掌握了許多其他的我們不知道的元件的結(jié)構(gòu)和電器性，還學(xué)習(xí)到了許多書本中沒有的知識。在本次設(shè)計(jì)中，也碰到一些問題，主要是ABEL_HDL文件較長，邏輯較前幾次的設(shè)計(jì)都更為復(fù)雜，對于第一個問題，在程序輸入的時(shí)候認(rèn)真小心就足以克服，而對于第二個問題，則是通過認(rèn)真研究教材，明確設(shè)計(jì)思想，看懂程序理清思路的方法克服的。（2） DS1820是Onewire總線接口芯片，軟件上對時(shí)序的要求特別高。我們首先編寫各個子模塊的驅(qū)動程序，保證每個模塊都可以正常工作，并且做好備分工作，之后再來編寫整機(jī)程序。寫數(shù)據(jù)時(shí)，需要下降沿觸發(fā)模塊D0D7：8位數(shù)據(jù)總線，三態(tài)雙向BLA：LED背光正極。管腳功能簡介:VL:LCD對比度調(diào)節(jié)端,電壓調(diào)節(jié)范圍為05V。電路圖如圖31所示。UP鍵采用來修改時(shí)間信息。 鍵盤模塊鍵盤模塊設(shè)置了四個安鍵。 鬧鈴模塊系統(tǒng)采用蜂鳴器作為鬧鈴輸出。，為時(shí)鐘芯片提供了計(jì)數(shù)脈沖；Vbat為DS1307備用電源，以便在沒有主電源的情況下能夠保存時(shí)間信息和一些重要的數(shù)據(jù)；兩個電阻為IC總線上的上拉電阻。在這里，DS1307作為12C總線的從器件。由于單片機(jī)沒有12C總線接口，因此，要驅(qū)動DS1307，就必須采用單主機(jī)方式下的12C總線虛擬技術(shù)。DS1307時(shí)鐘芯片是美國DALLS公司生產(chǎn)的12C總線接口實(shí)時(shí)時(shí)鐘芯片。功能強(qiáng). AT90S8535 有串行異步通信UART , 不占用定時(shí)器和SP I 傳輸功能, 因其高速, 故可以工作在一般標(biāo)準(zhǔn)整數(shù)頻率, 而波特率可達(dá)576 Kbit/s. 具體如下: (a) 波特率發(fā)生器可以產(chǎn)生任何波特率, 在XTAL 低頻下有較高的波特率。硬件電路圖連接如圖31所示，系統(tǒng)采用12M晶震；P0_UP為P0口上拉電阻，P0口為單片機(jī)與液晶顯示器通信的數(shù)據(jù)端口；C_RESET和R_RESET組成系統(tǒng)上電復(fù)位電路；PB0PB2為液晶顯示器信號端口；PB3和PB4為單片機(jī)與時(shí)鐘芯片DS1307通信端口；PB5為鬧鈴的控制端口；PB6為單片機(jī)與溫度傳感器DS1820的通信端口；PC0PC3為鍵盤模塊的接口。（2）DS1307實(shí)時(shí)時(shí)鐘芯片。 第3章 時(shí)鐘系統(tǒng)的設(shè)計(jì)： 為了實(shí)現(xiàn)在設(shè)計(jì)方案中所提到的幾種功能，我們將整個系統(tǒng)共設(shè)計(jì)了六個模塊,分別為：單片機(jī)主控制塊、實(shí)時(shí)時(shí)鐘日歷、溫度傳感模塊、鬧鈴模塊、鍵盤模塊和液晶顯示模塊。這些可執(zhí)行階段接受簡單的命令行參數(shù)，易于編寫腳本或從MakeFile運(yùn)行，自動啟動專門的設(shè)計(jì)流程。增量編譯少量修改VHDL或Verilog HDL源文件，用Quartus II軟件或第三方綜合軟件進(jìn)行邏輯綜合之后，新的增量布線特性可以在布局布線過程中把邏輯布局限制在新的或改變的邏輯中。前期I/O分配和驗(yàn)證設(shè)計(jì)軟件可以在設(shè)計(jì)文件完成之前進(jìn)行I/O分配和驗(yàn)證。PLD器件之前，獲得Hard Copy器件的fMAX性能、功耗、邏輯單元布局，I/O分配。 QuartusII簡介QuartusII是ALTERA公司制作的電子行業(yè)開發(fā)軟件，該軟件是業(yè)界第一款具有開發(fā)FPGA和類似ASIC低價(jià)位的掩膜編程器件的設(shè)計(jì)流程。 Multisim特點(diǎn)（6）Protel DXP提供豐富的設(shè)計(jì)檢查功能。（2）Protel DXP提供了進(jìn)行層次原理圖設(shè)計(jì)的環(huán)境，支持“自上而下”和“自下而上”的層次電路設(shè)計(jì)，能夠完成更加大型、更為復(fù)雜的電路設(shè)計(jì)。隨著電子技術(shù)的不斷
化學(xué)相關(guān)推薦
鄂ICP備17016276號-1