【正文】 的多樣性引起的。標(biāo)準(zhǔn)接口通過設(shè)備控制器與輸入輸出設(shè)備 連接。輸入輸出系統(tǒng)的特點(diǎn)集中反映在異步性，實(shí)時(shí)性，和與設(shè)備無關(guān)性三項(xiàng)基本要求上，它們對(duì)輸入輸出系統(tǒng)的組織產(chǎn)生決定性影響。(2) 按寫分配法：在寫Cache不命中時(shí)，除了把所要寫的字寫入主存外，還把一個(gè)塊從主存讀入Cache。? (2) 與主存的通信量，寫回法少于寫直達(dá)法。? 造成Cache與主存的不一致的原因：? (1) 由于CPU寫Cache，沒有立即寫主存? (2) 由于IO處理機(jī)或IO設(shè)備寫主存Cache的更新算法(1) 寫直達(dá)法，又稱寫通過法，WT（Write‐through）： CPU在執(zhí)行寫操作時(shí)，把數(shù)據(jù)同時(shí)寫入Cache和主存。Cache命中率與組數(shù)的關(guān)系? 組相聯(lián)映象中，分組的數(shù)目對(duì)命中率的影響很明顯。? 隨著塊大小的增加，由于程序局部性，命中率增加。FIFO（先進(jìn)先出）算法不是堆棧型算法例題：一個(gè)虛擬存儲(chǔ)系統(tǒng)，采用最久沒有使用算法，實(shí)存共5頁，為2道程序分享，頁地址流分別如下P1= 1 2 3 4 1 3 2 1P2= 1 2 3 4 2 2 3 3試作2個(gè)實(shí)存分配方案，分別使2道程序滿足(1)命中率相同；(2)命中次數(shù)之和最大。堆棧型替換算法的定義：（****課后題****）? 對(duì)任意一個(gè)程序的頁地址流作兩次主存頁面數(shù)分 配，分別分配m個(gè)主存頁面和n個(gè)主存頁面，并且有m≤n。主要目的：提高存儲(chǔ)器訪問速度 實(shí)現(xiàn)方法：用地址碼的低位部分區(qū)分存儲(chǔ)體號(hào) 低位交叉比高位交叉更常用無訪問沖突并行存儲(chǔ)器(2) 設(shè)置各種緩沖存儲(chǔ)器（第五章）(3) 采用存儲(chǔ)系統(tǒng)（本章下兩節(jié)）影響主存命中率的主要因素：(1) 程序在執(zhí)行過程中的頁地址流分布情況。例：Cache存儲(chǔ)系統(tǒng)中，Cache的訪問周期為10ns，主存儲(chǔ)器的訪問周期為60ns,每個(gè)數(shù)據(jù)在Cache中平均重復(fù)使用4次。H越大越好，T2/T1越小越好，可這個(gè)值通常在10^5很難變小，所以主要通過提高命中率來提高訪問效率例：假設(shè)T2＝５T１，分別計(jì)算存儲(chǔ)系統(tǒng)的訪問效率。因此，整個(gè)存儲(chǔ)系統(tǒng)的單位容量?jī)r(jià)格C接近于比較便宜的M2存儲(chǔ)器的單位容量?jī)r(jià)格C2。在一般計(jì)算機(jī)系統(tǒng)中，主要有兩種存儲(chǔ)系統(tǒng)：(1) Cache存儲(chǔ)系統(tǒng)：由Cache和主存儲(chǔ)器構(gòu)成主要目的：提高存儲(chǔ)器速度(2) 虛擬存儲(chǔ)系統(tǒng)：由主存儲(chǔ)器和磁盤存儲(chǔ)器構(gòu)成主要目的：擴(kuò)大存儲(chǔ)器容量磁盤存儲(chǔ)器主存儲(chǔ)器存儲(chǔ)器訪問的局部性原理實(shí)質(zhì)：根據(jù)程序運(yùn)行的最近情況，可以較為精確的預(yù)測(cè)出最近的將來將要訪問哪些指令和數(shù)據(jù)。效果：可以減少大量的訪存操作。RISC的關(guān)鍵技術(shù)延時(shí)轉(zhuǎn)移技術(shù)（名詞）定義：為了使指令流水線不斷流，在轉(zhuǎn)移指令之后插入一 條有效的指令，而轉(zhuǎn)移指令被延遲執(zhí)行，這種技術(shù)稱為延 遲轉(zhuǎn)移技術(shù)。(3) 只有LOAD和STORE指令可以訪問存儲(chǔ)器。例3 如果浮點(diǎn)開平方操作FPSQR的比例為2%，它的CPI為100，其他浮點(diǎn)操作的比例為23%，它的CPI＝，其余指令的CPI＝，計(jì)算該處理機(jī)的等效CPI。解：由于PentiumII 450處理機(jī)的IPC＝2（或CPI＝），F(xiàn)z＝450MHzMIPS=FZ*IPC=2*450=900MIPS等效指令速度MIPS等效CPIWi：指令使用頻度。他們各自包含不同的內(nèi)容，但又有緊密的聯(lián)系。第0級(jí)要求一定的數(shù)字邏輯基礎(chǔ)；第2級(jí)涉及匯編語言程序設(shè)計(jì)的內(nèi)容；第3級(jí)與計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)密切相關(guān)。它們之間仍有交叉。系統(tǒng)結(jié)構(gòu)是計(jì)算機(jī)系統(tǒng)的軟硬件的界面；計(jì)算機(jī)組成是計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的邏輯實(shí)現(xiàn)；計(jì)算機(jī)實(shí)現(xiàn)是計(jì)算機(jī)組成的物理實(shí)現(xiàn)。加速比公式：Sn=T0/Tn=1/((1Fe)+Fe/Se) (應(yīng)該大于1)加速比受Fe的限制，它越大就越有可能獲得更大加速比例子： CPU性能公式：Te=IC*CPI*CYCLE； 例子：計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的分類方法：Flynn分類（按照指令流和數(shù)據(jù)流的多倍性特征對(duì)計(jì)算機(jī)系統(tǒng)進(jìn)行分類）馮氏分類（用最大并行度來對(duì)計(jì)算機(jī)系統(tǒng)進(jìn)行分類）、Handler分類計(jì)算機(jī)系統(tǒng)設(shè)計(jì)的主要方法：由下往上、由上往下、由中間開始設(shè)計(jì)計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)評(píng)價(jià)標(biāo)準(zhǔn) MIPS=指令條數(shù)/（指令執(zhí)行時(shí)間*10^6）=Fz/CPI=Fz*IPCIPC為每個(gè)時(shí)鐘周期平均執(zhí)行的指令條數(shù)例1：計(jì)算PentiumII 450處理機(jī)的運(yùn)算速度。解：MIPS=1/(()+())=即每秒2萬次，由于乘法和除法用軟件實(shí)現(xiàn)，等效速度降低了25倍。(2) 大部分指令可以單周期執(zhí)行完成。(6) 采用LOAD延遲技術(shù)。在每個(gè)過程使用的幾個(gè)窗口中有一個(gè)窗口 是與前一個(gè)過程共用，還有一個(gè)窗口是與下一個(gè)過程共用。這個(gè)系統(tǒng)對(duì)應(yīng)用程序員透明，并且，從應(yīng)用程序員 看，它是一個(gè)存儲(chǔ)器，這個(gè)存儲(chǔ)器的速度接近速度最快的 那個(gè)存儲(chǔ)器，存儲(chǔ)容量與容量最大的那個(gè)存儲(chǔ)器相等，單 位容量的價(jià)格接近最便宜的那個(gè)存儲(chǔ)器。存儲(chǔ)器的主要性能指標(biāo)：速度、容量和價(jià)格存儲(chǔ)容量的單位價(jià)格公式：當(dāng)S2S1時(shí)，C≈C2。讀出時(shí)間：“讀”命令有效到數(shù)據(jù)總線數(shù)據(jù)有效的時(shí)間間隔TA；訪問周期：?jiǎn)误w存儲(chǔ)器連續(xù)兩次讀寫操作的最小時(shí)間間隔TM；TMTA命中率H=N1/(N1+N2) N1和N2分別代表對(duì)M1存儲(chǔ)器和M2存儲(chǔ)器的訪問次數(shù) 訪問周期T=H*T1+(1H)*T2 ，當(dāng)命中率H很大時(shí)，訪問周期T接近于速度比較快的M1存儲(chǔ)器的訪問周期T1存儲(chǔ)器的訪問效率為e=T1/T=1/H+(1H)*T2/T1所以訪問效率主要與H和T2/T1值有關(guān)。H’=(H+N1)/N ，其中N為CACHE的塊大小與數(shù)據(jù)塊重復(fù)使用次數(shù)的乘積，H是原來的命中率，H’是采用預(yù)取技術(shù)之后的命中率例：在一個(gè)虛擬存儲(chǔ)系統(tǒng)中，T2＝105 T１，現(xiàn)采用預(yù)取技術(shù)，訪問磁盤存儲(chǔ)器的數(shù)據(jù)塊大小為4K字，計(jì)算數(shù)據(jù)在主存儲(chǔ)器中的重復(fù)利用率至少為多少？解：假設(shè)數(shù)據(jù)在主存儲(chǔ)器中的重復(fù)利用率為m，根據(jù)前面的給出關(guān)系：解這個(gè)方程組，得到m＝44，即數(shù)據(jù)在主存儲(chǔ)器中的重復(fù)利用率至少為44次。主要目的：擴(kuò)大存儲(chǔ)器容量 實(shí)現(xiàn)方法：用地址碼的高位部分區(qū)分存儲(chǔ)體號(hào)低位交叉訪問存儲(chǔ)器。(4) 主存儲(chǔ)器的容量(5) 所采用的頁面調(diào)度方法。LFU（最久未使用）算法、LRU（近期最少使用）算法和OPT（最優(yōu)替換）算法都是堆棧型算法。當(dāng)C容量大道無窮時(shí)，命中率達(dá)100%Cache命中率與塊大小的關(guān)系? 在組相聯(lián)映象方式中，塊的大小對(duì)命中率的影響非常 敏感? 塊很小時(shí)，命中率很低。當(dāng)塊大小等于Cache的容量時(shí)，命中率將趨近于零。Cache的一致性問題? 本節(jié)討論的內(nèi)容僅限于單處理機(jī)、單存儲(chǔ)器。寫回法與寫直達(dá)法的優(yōu)缺點(diǎn)比較：? (1) 可靠性，寫直達(dá)法優(yōu)于寫回法。寫Cache的兩種方法：(1) 不按寫分配法：在寫Cache不命中時(shí)，只把所要寫的字寫入主存。輸入輸出系統(tǒng)最典型地反映著硬件與軟件的相互結(jié)合。輸入輸出系統(tǒng)的組織方式1. 自治控制（針對(duì)實(shí)時(shí)性）輸入輸出系統(tǒng)是獨(dú)立于CPU之外的自治系統(tǒng)，處理機(jī)與外圍設(shè)備之間要有恰當(dāng)?shù)姆止?. 層次結(jié)構(gòu)（針對(duì)與設(shè)備無關(guān)性）最內(nèi)層是輸入輸出處理機(jī)、輸入輸出通道等中間層是標(biāo)準(zhǔn)接口。引起中斷的各種事件稱為中斷源。把各種各樣的中斷源分類、分級(jí)組織好，是中斷系統(tǒng)的關(guān)鍵之一。做法：由硬件排隊(duì)器決定中斷優(yōu)先級(jí)，通過軟件設(shè)置中斷屏蔽碼改變中斷服務(wù)順序。要求處理機(jī)提供的服務(wù)量中斷處理的流程⑴表示通常用硬件實(shí)現(xiàn) 現(xiàn)行指令結(jié)束，且沒有更緊急的服務(wù)請(qǐng)求 ；關(guān)CPU中斷 ；