【正文】
M(1), COUT = C2)。 COUT, SUM : OUT STD_LOGIC )。 SUM : OUT STD_LOGIC_VECTOR(7 DOWNTO 0)。 程序2:8位并行二進(jìn)制全加器頂層文件功能:程序功能簡介VHDL源程序代碼LIBRARY IEEE。BEGIN U1 : H_ADDER PORT MAP(A = AIN, B = BIN, CO = D, SO = E)。ARCHITECTURE FD1 OF F_ADDER IS COMPONENT H_ADDER IS PORT (A, B : IN STD_LOGIC。USE ?!禘DA技術(shù)》實(shí)驗(yàn)報(bào)告實(shí)驗(yàn)名稱: 8位二進(jìn)制全加器設(shè)計(jì)姓名: 班級(jí): 學(xué)號(hào): 實(shí)驗(yàn)日期:2010329指導(dǎo)教師:一、實(shí)驗(yàn)設(shè)計(jì)要求以一位二進(jìn)制全加器為基本元件,用例化語句寫出8位并行二進(jìn)制全加器的頂層文件,并討論此加法器的電路特性。 三、實(shí)驗(yàn)程