微機接口第六章存儲器-全文預覽
【正文】 浮置柵雪崩注入型場效應管結(jié)構(gòu) 特點： (1) 可以多次修改擦除。 (2) 用戶根據(jù)自己需要對其進行設置 (編程 )。 圖 串接了一個可熔金屬絲 ， 出廠時 ， 所有存儲單元的熔絲都是完好的 。 A5 A6 A7 A8 A9 A0 A1 A2 A3 A4 VCC …… … 圖 復合譯碼的 MOS ROM電路 ROM電路 雙極型 ROM的速度比 MOS ROM快，它的取數(shù)時間約為幾十 ns，可用于速度要求較高的微機系統(tǒng)中。 R R R R VCC 1 2 3 4 字線 位 4 位 3 位 2 位 1 輸出數(shù)據(jù)位 圖 二極管 ROM 二極管 ROM陣列 4 3 2 1 位 字 1 2 3 4 0 0 0 0 0 0 1 1 0 1 0 1 1 0 1 0 用 MOS三極 管取代二極管便構(gòu)成了 MOS ROM陣列 字線 1 字線 2 字線 3 字線 4 字 地 址 譯 碼 器 VDD D4 D3 D2 D1 A1 A0 00 01 10 11 位線1 位線2 位線3 位線4 4 3 2 1 位 字 1 2 3 4 0 0 1 0 1 1 0 1 1 1 1 0 0 1 0 0 D4 D3 D2 D1 圖 MOS管 ROM陣列 從二極管 ROM和 MOS ROM的介紹可知，這種存儲矩陣的內(nèi)容完全取決于芯片制造過程，而一旦制造好以后，用戶是無法變更的。 (2) 用于產(chǎn)品批量生產(chǎn)。 輸出電路 Y 譯碼 存儲矩陣 X 譯 碼 控 制 邏 輯 地 址 碼 為了減少地址線引腳數(shù)目 ， 采用行和列兩部分地址線各 8條 ， 內(nèi)部設有行 、 列地址鎖存器 。 特點： (1) 每次讀出后 ， 內(nèi)容被破壞 ， 要采取恢復措施 ， 即需要刷新 ， 外圍電路復雜 。 圖 SRAM 6264芯片的引腳圖，其容量為 8K 8位，即共有 8K（ 213）個單元，每單元 8位。 特點： (1) 不需要刷新，簡化外圍電路。 4. 可靠性 可靠性指存儲器對電磁場及溫度等變化的抗干擾能力 。 6. 控制邏輯 接收來自 CPU的啟動、片選、讀 /寫及清除命令，經(jīng)控制電路綜合和處理后，產(chǎn)生一組時序信號來控制存儲器的讀 /寫操作。 A0 A1 A2 A3 A4 X0 X31 ... W0,0 W31,0 W0,31 W31,31 Y0 Y31 基本存儲電路 R/W控制 Y(列 )地址譯碼及 I/O控制 數(shù)據(jù)輸入 數(shù)據(jù)輸出 A5 A6 A7 A8 A9 … X (行 ) 地 址 譯 碼 器 圖 雙譯碼結(jié)構(gòu)示意圖 單譯碼方式 主要用于容量小的存儲器， 雙譯碼方式 可大大減少譯碼輸出選擇線的數(shù)目，適用于大容量的存儲器。譯碼器輸出驅(qū)動 N根字線中的一根，每根字線由 M位組成。 2. 譯碼驅(qū)動電路 該電路實際上包含譯碼器和驅(qū)動器兩部分。 由于半導體存儲器具有存取速度快 、集成度高 、 體積小 、 功耗低 、 應用方便等優(yōu)點 ，在此我們只討論 半導體存儲器 。 2. 外存儲器 ( 外存 ) 功能 ：存儲當前不參加運行的程序和數(shù)據(jù)。 存儲器的職能： ? 信息交換中心。 由若干記憶單元組成一個存儲單元 、 一個存儲單元能存儲一個 字 ， 字有 4位 、 8位 、 16位等稱之為字長 ， 字長為 8時 ， 稱一個字節(jié) 。? 存儲器概述 ? 半導體存儲器 ? 存儲器與 CPU的連接 ? 存儲器的工作原理 本章內(nèi)容 ? 了解存儲器的工作原理和外部特性 ? 掌握微機中存儲系統(tǒng)的結(jié)構(gòu) ? 學會利用現(xiàn)有的存儲器芯片構(gòu)成所需內(nèi)存系統(tǒng)。 一個記憶單元能夠存儲二進制的一位 。 ? 寫操作，破壞性。 特點 ： CPU可以直接訪問并與其交換信 息 ， 容量小 ， 存取速度快 。 一般把半導體存儲器芯片作為內(nèi)存 。若干記憶單元（或稱基本存儲電路）組成一個存儲單元，一個存儲單元一般存儲一個字節(jié)，即存放 8位二進制信息，存儲體是存儲單元的集合體。 (1) 單譯碼方式 單譯碼方式是一個 “ N中取 1”的譯碼器，如圖。當字選擇線的根數(shù) N很大時， N=2p中的 p必然也大，這時可將 p分成兩部分，如： N=2p=2q+r=2q 2r=X Y，這樣便將對 N的譯碼分別由 X譯碼和 Y譯碼兩部分完成。 5. 數(shù)據(jù)寄存器 用于暫時存放從存儲單元讀出的數(shù)據(jù)，或從CPU或 I/O端口送出的要寫入存儲器的數(shù)據(jù)。 3. 存取周期 存取周期 是連續(xù)啟動兩次獨立的存儲器操作所需的最小的時間間隔 TC， 一般TC≥tA 。 圖 六管靜態(tài) RAM基本存儲電路 Y地址譯碼 Vcc V7 I / O V8 I / O V3 V4 V5 V2 V6 A V1 B Di Di X地址譯碼 圖中 V1V2是工作管 ， V3V4是負載管 ， V5V6是控制管 ，V7V8也是控制管 ， 它們?yōu)橥涣芯€上的存儲單元共用 。 典型的靜態(tài) RAM芯片如Intel 6116 （ 2K 8 位 ） ， 6264 （ 8K 8 位 ） ， 62128（ 16K 8位 ） 和 62256（ 32K 8位 ） 等 。 二、動態(tài)隨機存儲器 DRAM 刷新放大器 數(shù)據(jù) I/O線 T1 CS 行選擇信號 圖 單管 DRAM基本存儲元電路 T2 列選擇 信號 圖 RAM的基本存儲電路，由 MOS晶體管和一個電容 CS組成。 2164是 64K 1位的DRAM芯片 ， 片內(nèi)含有
教學教案相關推薦
鄂ICP備17016276號-1