電子技術(shù)課程設(shè)計數(shù)字式競賽搶答器-全文預(yù)覽
【正文】 ， ADD=0， A=1， B=0， C=0， D=0，則 LEDA=1。可以在下面的實(shí)驗中直接調(diào)出使 用。 當(dāng) AIN4 為 1000 時輸出 DOUT7 為 7F。 當(dāng) AIN4 為 0100 時輸出 DOUT7 為 66。 11 功能仿真如下： 譯碼電路 YMQ 仿真圖 當(dāng) AIN4 為 0000 時輸出 DOUT7 為 3F。 WHEN OTHERS=DOUT7=0000000。 WHEN0110=DOUT7=1111101。 WHEN0010=DOUT7=1011011。 DOUT7: OUT STD_LOGIC_VECTOR(6 DOWNTO 0))。 10 譯碼器電路 YMQ 的 VHDL 源程序 LIBRARY IEEE。 END IF。039。039。039。039。 D1=39。 B1=39。AND D=39。AND B=39。039。139。039。139。STATES=W1。 C1=39。) THEN A1=39。AND C=39。 ELSIF (A=39。 CONSTANT W4: STD_LOGIC_VECTOR:=1000。 END ENTITY QDJB。 ENTITY QDJB IS PORT(CLR: IN STD_LOGIC。 END ARCHITECTURE ART。 DD2=POINTS_D2。BB0=0000。AA1=POINTS_A1。 END IF。139。 END IF。139。 END IF。139。 END IF。139。POINTS_D1:=0000。POINTS_B1:=0000。139。 BEGIN 6 IF(ADD39。 ARCHITECTURE ART OF JFQ IS BEGIN PROCESS(RST,ADD,CHOS)IS VARIABLE POINTS_A2,POINTS_A1:STD_LOGIC_VECTOR(3 DOWNTO 0)。 CHOS:IN STD_LOGIC_VECTOR(3 DOWNTO 0)。 USE 。 （ 1） 計分器 5 當(dāng)其中一位選手搶答并回答問題正確，此模塊實(shí)現(xiàn)加分功能。 整個系統(tǒng)的組成框圖如圖 （ 一 ） 所示。系統(tǒng)的輸出信號有：四個組搶答成功與否的指示燈控制信號輸出端口 LEDA、 LEDB、 LEDC、 LEDD，搶答成功組別顯示的控制信號若干，各組計分動態(tài)顯示的控制信號若干。在主持人將系統(tǒng)復(fù)位并 發(fā)出搶答指令后，若參賽者按搶答開關(guān)，則該組指示燈亮并用組別顯示搶答者的組別，同時揚(yáng)聲器發(fā)出“嘟嘟”的雙音音響，且持續(xù) 23秒。 3 數(shù)字式競賽搶答器 一、 設(shè)計任務(wù)與要求 在許多比賽活動中，為了準(zhǔn)確、公正、直觀地判斷出第一搶答者， 通常設(shè)置一臺搶答器，通過數(shù)顯、燈光及音響等多種手段指示出第一搶答者。 10 設(shè)計心得體會 2 四、 功能模塊 1 二、 總體框圖 （ 2） 電路具有第一搶答信號的鑒別功能。 二、 總體
公司管理相關(guān)推薦
鄂ICP備17016276號-1