【正文】 . . 5 總結(jié) 這次的設(shè)計，給我的印象很深，通過這次課程設(shè)計，我對 EDA 這門 課程有了很好很深的理解。 圖 411 OP2 模塊設(shè)計原理圖 圖 412 OP2 模塊仿真波形圖 BIN 模塊設(shè)計 二進制模塊的功能是將二進制數(shù)字轉(zhuǎn)化成 BCD 碼。 OP1 模塊原理圖如圖 49 所示，仿真波形圖如圖410 所示。 ALU 模塊原理圖如圖 45 所示，仿真波形圖如圖 46 所示。 圖 41 矩陣鍵盤模塊原理圖 圖 42 矩陣鍵盤仿真波形 去抖模塊設(shè)計 作為機械開關(guān)的鍵盤，在開關(guān)開啟或關(guān)閉的瞬間會出現(xiàn)電壓抖動，消除抖動的方法一般有硬件和惡、軟件的方法，一般進行軟件處理，這樣實現(xiàn)簡單、設(shè)計靈活、節(jié)約成本。矩陣鍵盤采用四條線作為行線，四條線作為列線組成鍵盤，在行線和列線的每個交叉點上設(shè)置一個按鍵。 簡易計算器采用自頂向下的設(shè)計原則，檢測按鍵次數(shù)時，以 scancode 從非空到空的跳變使計數(shù)器加一，第一運算數(shù)則在 press_count=1 時，將 scancode 裝配到 bcd 碼最低位bcd[3:0]，在 press_count=2 時，裝配到 bcd[7:4]， …… FSM 在檢測到 + /鍵時，將 bcd 賦予 bcd2，同時啟動 alu的操作 alu_op。 ModelSim SE支持 PC、 UNIX 和 LINUX混合平臺； Mentor Graphics 公司提供業(yè)界最好的技術(shù)支持與服務(wù)。它采用直接優(yōu)化的編譯技 術(shù)、 Tcl/Tk 技術(shù)、和單一內(nèi)核仿真技術(shù)，編譯仿真速度快，編譯的代碼與平臺無關(guān)，便于保護 IP 核，個性化的圖形界面和用戶接口，為用戶加快調(diào)錯提供強有力的手段，是 FPGA/ASIC 設(shè)計的首選仿真軟件。該平臺支持一個工作組環(huán)境下的設(shè)計要求，其中包括支持基于 Inter 的協(xié)作設(shè)計。支持 IP 核，包含了 LPM/MegaFunction宏功能模塊庫，用戶可以充分利用成熟的模塊，簡化了設(shè)計的復雜性、加快了設(shè)計速度。 Quartus II 可以在 XP、 Linux以及 Unix上使用，除了可以使用 Tcl腳本完成設(shè)計流程外，提供了完善的用戶圖形界面設(shè)計方式。 Max+plus II 作為 Altera的上一代 PLD設(shè)計軟件，由于其出色的易用性而得到了廣泛的應(yīng)用。任何一種 EDA 工具，都需要一種硬件描述語言來作為 EDA 工具的工作語言。這些語言運行在不同硬件平臺和不同的操作環(huán)境中，它們適合于描述過程和算法，不適合作硬件描述。在這一系列的設(shè)計，綜合，仿真，驗證，配置的過程中，現(xiàn)代電子設(shè)計理論和現(xiàn)代電子設(shè)計方法貫穿于其中。在我國比較有影響的有兩種硬件描述語言： VHDL語言和 Verilog HDL 語言。有些 HDL 成為 IEEE 標準，但大部分是企業(yè)標準。 五、主要參考資料 [1].Voknei .《 VHDL 數(shù)字電路設(shè)計教程》 .電子工業(yè)出版社， [2].潘松 ， 黃繼業(yè) .《 EDA技術(shù)實用教程》（第二版） .科學出版社， [3].焦素敏 .《 EDA應(yīng)用技術(shù)》 .清華大學出版社， 指導教師（簽名）： 教研室主任（簽名）： . . 課程設(shè)計成績評定表 出勤 情況 出勤天數(shù) 缺勤天數(shù) 成 績 評 定 出勤情況及設(shè)計過程表現(xiàn)（ 20 分） 課設(shè)答辯（ 20 分） 設(shè)計成果（ 60 分） 總成績（ 100 分） 提問 （答辯） 問題 情況 綜 合 評 定 指導教師簽名： 年 月 日 . . 目 錄 1 緒論 .......................................................................................................................................... 1 2 軟件介紹 .................................................................................................................................. 2 Quartus II 介紹 ................................................................................................................ 2 ModelSim 介紹 ............................................................................................................... 3 3 設(shè)計原理 .................................................................................................................................. 5 4 模塊化設(shè)計分析 ....................................................................................................................... 6 鍵盤矩陣模塊 ................................................................................................................. 6 去抖模塊設(shè)計 ................................................................................................................. 6 ALU 模塊設(shè)計 ................................................................................................................ 7 FSM 模塊設(shè)計 ................................................................................................................ 7 OP1 模塊設(shè)計 ................................................................................................................. 8 OP2 模塊設(shè)計 ................................................................................................................. 9 BIN 模塊設(shè)計 ................................................................................................................. 9 BCD 模塊設(shè)計 .............................................................................................................. 10 5 總結(jié) ........................................................................................................................................ 11 參考文獻 .................................................................................................................................... 12 附錄 ............................................................................................................................................ 13 . . 1 緒論 硬件描述語言 (hardware description language， HDL)是電子系統(tǒng)硬件行為描述，結(jié)構(gòu)描述，數(shù)據(jù)流描述的語言。 （ 5）進階設(shè)計內(nèi)容：實現(xiàn)浮點數(shù)的計算。. . EDA 技術(shù) 課 程 設(shè) 計 題 目 簡易計算器設(shè)計 系 (部 ) 信息工程系 班 級 姓 名 學 號 指導教師 2020 年 7 月 8 日至 7 月 12 日 共 1 周 . . EDA 技術(shù) 課程設(shè)計任務(wù)書 一、設(shè)計題目、內(nèi)容及要求 設(shè)計題目： 簡易計算器設(shè)計 內(nèi)容及要求： （ 1）基本設(shè)計內(nèi)容 1：設(shè)計簡易通用型計算器，完成對數(shù)據(jù)通路的架構(gòu)，控制模塊和運算器模塊的設(shè)計，可進行加減乘除的基本運算。 （ 4）進階設(shè)計內(nèi)容：實現(xiàn)有符號數(shù)的計算。 四、進程安排 周 1周 3： 查閱資料，上機編寫并調(diào)試設(shè)計程序； 周 4： 整理、撰寫說明書 ； 周 5： 課程設(shè)計答辯并提交設(shè)計說明書。國外硬件描述語言種類很多，有的從 Pascal 發(fā)展而來，也有一些從 C 語言發(fā)展而來。這些不同的語言傳播到國內(nèi)，同樣也引起了不同的影響。當這些 FPGA 器件加載，配置上不同的文件時，這個器件便具有了相應(yīng)的功能。 HDL發(fā)展的技術(shù)源頭是：在 HDL形成發(fā)展之前，已有了許多程序設(shè)計語言，如匯編， C， Pascal， Fortran， Prolog等。在利用 EDA 工具進行電子設(shè)計時，邏輯圖，分立電子原件作為整個越來越復雜的電子系統(tǒng)的設(shè)計已不適應(yīng)。 Quartus II 提供了完全集成且于電路結(jié)構(gòu)無關(guān)的開發(fā)環(huán)境，具有數(shù)字邏輯設(shè)計的全部特性，包括：可利用原理圖、結(jié)構(gòu)框圖、 Verilog HDL、 AHDL和 VHDL完成電路描述，并將其保存為設(shè)計實體文件；芯片（電路）平面布局連線編輯； LogicLock 增量設(shè)計方法，用戶可建立并優(yōu)化系統(tǒng)，然后添加對原始系統(tǒng)的性能影響較小或無影響的后續(xù)模塊；功能強大的邏輯綜合工具；完備的電路功 能仿真與時序邏輯仿真工具；定時 /時序分析與關(guān)鍵路徑延時分析；可使用 SignalTap II 邏輯分析工具進行嵌入式的邏輯分析；支持軟件源文件的添加和創(chuàng)建，并將它們鏈接起來生成編程文件；使用組合編譯方式可一次完成整體設(shè)計流程；自動定位編譯錯誤；高效的期間編程與驗證工具；可讀入標準的 EDIF 網(wǎng)表文件、 VHDL網(wǎng)表文件盒 Verilog網(wǎng)表文件；能生成第三方 EDA 軟件使用的 VHDL 網(wǎng)表和 Verilog網(wǎng)表文件。該軟件具有開放性、與結(jié)構(gòu)無關(guān)、多平臺、完全集成化、豐富的設(shè)計庫、模 塊化工具等特點， 支持原理圖、 VHDL、 VerilogHDL以及 AHDL（ Altera Hardware Description Language）等多種設(shè)計輸入形式，內(nèi)嵌自有的綜合器以及仿真器，可以完成從設(shè)計輸入到硬件配置的完整 PLD設(shè)計流程。支持 MAX II CPLD 系列、 Cyclone 系列、Cyclone II、 Stratix II 系列、 Stratix GX 系列等。 Altera 的 Quartus II 可編程邏輯軟件屬于第四代 PLD 開發(fā)平臺。 ModelSim介紹 Mentor