【正文】 用這個(gè)等式： Address_N=Wrap_Address 在邊界后，使用這個(gè)等式： Address_N = Start_Address + ((N – 1) x Number_Bytes) – (Number_Bytes x Burst_Length)； AXI4猝發(fā)類型及地址計(jì)算 AXI4猝發(fā)地址 使用下面的等式確定第一個(gè)傳輸中使用哪個(gè)字 節(jié)通道： Lower_Byte_Lane = Start_Address (INT(Start_Address / Data_Bus_Bytes))x Data_Bus_Bytes Upper_Byte_Lane = Aligned_Address + (Number_Bytes – 1) (INT(Start_Address / Data_Bus_Bytes)) x Data_Bus_Bytes； AXI4猝發(fā)類型及地址計(jì)算 AXI4猝發(fā)地址 使用下面的等式確定在一個(gè)猝發(fā)中第一個(gè)傳輸 后用于所有傳輸中使用哪個(gè)字節(jié)通道： ? Lower_Byte_Lane = Address_N – (INT(Address_N / Data_Bus_Bytes)) x Data_Bus_Bytes； ? Upper_Byte_Lane = Lower_Byte_Lane + Number_Bytes – 1； ? 傳輸數(shù)據(jù)的范圍在： ? DATA[(8xUpper_Byte_Lane) + 7 : (8 x Lower_Byte_Lane)]； AWCACHE和 ARCACHE屬性 AWCACHE[3:2]和 ARCACHE[3:2] AWCACHE[2]和 ARCACHE[2]為讀分配位。 (6) 在確認(rèn) BREADY前，主設(shè)備能等待 BVALID信號(hào)； AXI4猝發(fā)類型及地址計(jì)算 AXI4猝發(fā)類型 AXI協(xié)議中定義了三種猝發(fā)類型： (1) 固定猝發(fā)（ Fixed burst）； (2) 遞增猝發(fā)（ Incrementing burst）； (3) 包裹猝發(fā)（ Wrapping burst） 表 ARBURST和 AWBURST信號(hào)所選擇的 猝發(fā)類型： AXI4猝發(fā)類型及地址計(jì)算 AXI4猝發(fā)類型 ARBURST[1:0] AWBURST[1:0] 猝發(fā)類型 描述 訪問(wèn) 00 固定（ FIXED） 固定地址猝發(fā) FIFO類型 01 遞增（ INCR） 遞增地址猝發(fā) 通常的順序存儲(chǔ)器 10 包裹（ WRAP） 遞增地址猝發(fā)，但是在邊界時(shí)，返回到低地址。 圖 AXI4交易通道的握手信號(hào)關(guān)系 為了避免死鎖條件，必須考慮握手信號(hào)之間存在的 依賴關(guān)系。 BREADY 主 響應(yīng)準(zhǔn)備。 BRESP[1:0] 從 寫(xiě)響應(yīng)。所有的寫(xiě)信號(hào)使用完成信號(hào)。這個(gè)信號(hào)表示所要求的寫(xiě)有效的寫(xiě)數(shù)據(jù)和選通是可用的。對(duì)于數(shù)據(jù)總線的每 8位有一個(gè)寫(xiě)選通。寫(xiě)數(shù)據(jù)通道 包括： (1) 數(shù)據(jù)總線寬度： 1 3 6 12 25 512和 1024位寬度； (2) 每 8位有一個(gè)字節(jié)通道選通，用來(lái)表示數(shù)據(jù)總線 上的哪個(gè)字節(jié)是有效的； AXI4通道及信號(hào) 寫(xiě) 數(shù)據(jù)通道 信號(hào)名 源 描述 WDATA[31:0] 主 寫(xiě)數(shù)據(jù)。 RREADY 主 讀準(zhǔn)備?？稍试S的相應(yīng)為 OKAY,EXOKAY, SLVERR和 DECERR. RLAST 從 讀最后一個(gè)。 RDATA[31:0] 從 讀數(shù)據(jù)。表 其信號(hào)定義。 ARREADY 從 讀地址準(zhǔn)備。這個(gè)信號(hào)提供用于傳輸?shù)谋Ｗo(hù)單元信息。 ARLOCK 主 鎖類型。這個(gè)信號(hào)確定猝發(fā)中每個(gè)傳輸?shù)拇笮　? ARLEN[7:0] 主 猝發(fā)長(zhǎng)度。這個(gè)信號(hào)用于讀地址信號(hào)組的標(biāo)記。 AWREADY 從 寫(xiě)地址準(zhǔn)備。這個(gè)信號(hào)表示交易的普通、特權(quán)、或安全保護(hù)級(jí)，以及交易是數(shù)據(jù)訪問(wèn)還是 指令訪問(wèn)。 AWLOCK 主 鎖類型。這個(gè)信號(hào)確定猝發(fā)中每個(gè)傳輸?shù)拇笮　? AWLEN[7:0] 主 猝發(fā)長(zhǎng)度。這個(gè)信號(hào)用于寫(xiě)地址信號(hào)組的標(biāo)記。 AXI4通道及信號(hào) 讀和寫(xiě)交易有各自的地址通道。這個(gè)信號(hào)來(lái)自系統(tǒng)時(shí)鐘控制器使外設(shè)進(jìn)入低功耗狀態(tài) CSYSACK 外設(shè) 低功耗請(qǐng)求響應(yīng)信號(hào)。所有的信號(hào)在全局時(shí)鐘的上升沿采樣。 信息源使用 VALID信號(hào)，表示在通道上存在可用 的有效數(shù)據(jù)或者控制信息；而信息接收源使用 READY 信號(hào)，表示可以接收數(shù)據(jù)。在地址通道上， 每個(gè)交易有地址和控制信息，這些信息描述了需要傳 輸?shù)臄?shù)據(jù)性質(zhì)。 AXI概述 最新一代的 AMBA接口的目標(biāo)是： （ 1）適合于高帶寬和低延遲設(shè)計(jì)； （ 2）在不使用復(fù)雜的橋接方式下，允許更高頻率的操作； （ 3）滿足普遍情況下的元件接口要求； （ 4）適用于高初始訪問(wèn)延遲的存儲(chǔ)器控制器； （ 5）為互聯(lián)結(jié)構(gòu)的實(shí)現(xiàn)提供了靈活性； （ 6）與已有的 AHB和 APB接口向下兼容。 AXI概述 Xilinx 同 ARM 密切合作，共同為基于 FPGA 的高性 能系統(tǒng)和設(shè)計(jì)定義了 AXI4 規(guī)范。AMBA AXI4協(xié)議 何賓 本章內(nèi)容 AMBA AXI4協(xié)議是由 Xilinx公司和 ARM公司制定的 用于 SOC內(nèi) IP互聯(lián)的規(guī)范。 其中 AXI4功能、 AXI4Lite功能和 AXI4Stream功能 是本章的重點(diǎn)內(nèi)容，也是構(gòu)成 AXI4協(xié)議的主要部分。 AXI 總線的第一個(gè)版本包含在 （ 2020年發(fā)布）中， AXI總線的第二個(gè)版本 AXI4包含在 （ 2020年發(fā) 布）中。 AXI4功能 AXI4協(xié)議基于猝發(fā)式傳輸機(jī)制。 AXI4功能 所有的 AXI4包含了 5個(gè)不同的通道： （ 1）讀地址通道（ Read address channel, AR) ； （ 2）寫(xiě)地址通道 (Write address channel, AW)； （ 3）讀數(shù)據(jù)通道 (Read data channel, R)； (4) 寫(xiě)數(shù)據(jù)通道 (Write data channel, W)； (5) 寫(xiě)響應(yīng)通道 (Write response channel, B)； AXI4功能 每個(gè)通道由一個(gè)信號(hào)集構(gòu)成，并且使用雙向的 VALID和 READY握手信號(hào)機(jī)制。圖 AXI4使用寫(xiě)地址和寫(xiě)數(shù)據(jù)通道的 寫(xiě)交易 主 接 口 地址和控制 讀數(shù)據(jù) 讀數(shù)據(jù) 讀數(shù)據(jù)