《eda設計報告》word版-全文預覽
【正文】 仿真波形圖3）波形分析由波形圖可知該模塊實現了分鐘計數的功能，調時信號sethour高電平有效。 end if。 else count=0000000。end if。count=0000000。event and clk=39。)then count=0000000。enmin_2=(setmin and clk)。 end entity second。 reset:in std_logic。時、分、秒計數器電路 時、分、秒電路部分代碼library ieee。由分計數器送來的進位脈沖送入時個位計數器，計10小時清零并向時十位計數器送進位脈沖，當十位輸出為二，個位輸出為四時將整個電路清零并向下一級的星期顯示電路送進位脈沖。分計時器（minute）是由一個60進制的計數器構成的，具有清0、置數和計數功能。采用自頂向下的設計方法，子模塊利用VHDL語言設計，頂層文件用原理圖的設計方法?！皶r計數器”采用24進制計時器，可實現對一天24小時的累計。干電路系統(tǒng)由秒信號發(fā)生器、“時、分、秒、星期”計數器、譯碼器及顯示器、校時電路、整點報時電路組成。4）時鐘計數顯示時有LED燈的花樣顯示。通過課程設計深入理解計算機的組成原理，達到課程設計的目標。因此利用計算機和大規(guī)模復雜可編程邏輯器件進行現代電子系統(tǒng)設計已成為電子工程類技術人員必不可少的基本技能之一?！efei University課程名稱 在系統(tǒng)編程技術 任課教師 康南生 設計題目 數字鐘 班級 08自動化（3）班 姓名 鮑旭 學號 0805070284 日期 目錄引 言 3課題的背景、目的 3一、題目分析 4分析設計要求 4總體方框圖 4數字鐘的工作原理 4二、選擇方案 6方案選擇及設計規(guī)劃 6系統(tǒng)頂層圖的設計 6三、時、分、秒計數器電路 7原理 7時、分、秒電路部分代碼 8四、編寫應用程序并仿真 11秒計數器 11分鐘計數器 12小時計數器 12整點報時報警模塊 12五、硬件測試及說明 13數字時鐘系統(tǒng)采用模式7進行硬件測試 13引腳鎖定情況 13硬件測試過程與結果分析 15六、實驗總結 16七、參考文獻目錄 16引 言隨著社會的發(fā)展，科學技術也在不斷的進步。近年來，集成電路和計算機應用得到了高速發(fā)展，現代電子設計技術已邁入一個嶄新的階段，具體表現在：（1）電子器件及其技術的發(fā)展將更多地趨向于為EDA服務；（2）硬件電路與軟件設計過程已高度滲
環(huán)評公示相關推薦
鄂ICP備17016276號-1