【正文】 用Clk10Hz的時鐘，可由系統(tǒng)時鐘分頻得到。狀態(tài)機屬于時序電路范疇，實現(xiàn)一個控制功能更為方便，并提高了控制速度[6]。在“第七盞燈亮狀態(tài)”，“球向甲移動狀態(tài)”中，如果甲擊球了，就算提前擊球，這樣甲得分，狀態(tài)轉(zhuǎn)移到“等待發(fā)球狀態(tài)”等待發(fā)球，“球向乙移動狀態(tài)”之后的過程和前面的過程只是甲乙角色的調(diào)換。這是該程序中起決定作用的七個狀態(tài)。 end if。139。event and clk=39。 end if。139。event and clk=39。如下圖4所示：圖4 乒乓球游戲機設(shè)計總原理圖分頻是將一個給定的頻率較高的數(shù)字輸入信號經(jīng)過適當(dāng)?shù)奶幚矶a(chǎn)生一個或數(shù)個頻率較低的數(shù)字輸出信號。比賽一直要進行到一方記分牌達到11分，該局才結(jié)束。當(dāng)球過網(wǎng)后按規(guī)定的球位，乙方就可以擊球。3基于FPGA的乒乓球游戲機設(shè)計與實現(xiàn)乒乓游戲機的組成示意圖如2所示。Altera Quartus II 作為一種可編程邏輯的設(shè)計環(huán)境, 由于其強大的設(shè)計能力和直觀易用的接口，越來越受到數(shù)字系統(tǒng)設(shè)計者的歡迎。對第三方EDA工具的良好支持也使用戶可以在設(shè)計流程的各個階段使用熟悉的第三方EDA工具。當(dāng)今，自頂向下的設(shè)計方法已經(jīng)是EDA技術(shù)的首選設(shè)計方法，是ASIC或FPGA開發(fā)的主要設(shè)計手段。在設(shè)計過程中，設(shè)計人員可以建立各種可再次利用的模塊，一個大規(guī)模的硬件電路的設(shè)計不可能從門級電路開始一步步地進行設(shè)計，而是一些模塊的累加。 （4） VHDL 語言的設(shè)計描述與器件無關(guān) 采用 VHDL 語言描述硬件電路時，設(shè)計人員并不需要首先考慮選擇進行設(shè)計的器件。同時，VHDL 語言也支持慣性延遲和傳輸延遲，這樣可以準(zhǔn)確地建立硬件電路的模型。同時，它還具有多層次的電路設(shè)計描述功能。在對一個設(shè)計實體定義了外部界面后，一旦其內(nèi)部開發(fā)完成后，其他的設(shè)計就可以直接調(diào)用這個實體?！猇HDL概述VHDL是Very high speed integrated circuit Hardware Description Language的縮寫，即“甚高速集成電路硬件描述語言”，最初由美國國防部和INTER、IBM、TI公司聯(lián)合開發(fā)，1987年成為IEEE標(biāo)準(zhǔn)，即IEEE1076標(biāo)準(zhǔn)（俗稱87版VHDL）[3]。20世紀(jì)90年代，國際上電子和計算機技術(shù)較先進的國家，一直在積極探索新的電子電路設(shè)計方法，并在設(shè)計方法、工具等方面進行了徹底的變革，取得了巨大成功。球過網(wǎng)，接球方向可擊球，提前擊球或沒擊球均判失分。此設(shè)計由譯碼顯示器、記分器、狀態(tài)機/球臺控制器與按鍵去抖等部分組成。而休閑時間越來越少的人們越來越?jīng)]太多的時間出去搞戶外活動，于是眾多電子游戲相應(yīng)而出，成為大家的娛樂節(jié)目。目前，VHDL已成為許多設(shè)計自動化工具普遍采用的標(biāo)準(zhǔn)化硬件描述語言，掌握VHDL語言，用VHDL語言設(shè)計電子線路，是電子線路設(shè)計者必須掌握的基本技能。關(guān)鍵詞：FPGA VHDL 乒乓游戲機 狀態(tài)機Abstract：As electronic design automation technology continues to develop and expand the field of application, EDA technology in electronic information, munication, increasing the importance of the field of automatic control and puter applications. This design of the table tennis game design based on FPGA . Programming in VHDL language, VHDL is the very high speed integrated circuit hardware description language . At present, the VHDL design automation tool widely used by many standardized hardware description language. VHDL language feature is strong, wide coverage, high flexibility, good practicality. This article gave a detailed summary of table tennis video game works, the table tennis game by the state machine, a device, decoding machine parts such as monitor and press the key to shaking up. The sections written by VHDL program, piled in the Quartus II software, simulation, final EP of Altera Corporation successfully downloaded and debugged on the Development Board. After simulation and verification of the results shows that achieving basic functionality of ping pong game, the result meets the design requirements.Key words: FPGA VHDL Table tennis game machine State machine1引言EDA（Electronic Design Automation，電子設(shè)計自動化）技術(shù)是現(xiàn)代電子工程領(lǐng)域的一門新技術(shù)。VHDL語言功能性強，覆蓋面廣，靈活性高，具有很好的實用性。 存檔編號 贛南師范學(xué)院科技學(xué)院學(xué)士學(xué)位論文基于FPGA的乒乓球游戲機設(shè)計 系 別： 數(shù)信系 屆 別： 09屆 專 業(yè): 電子信息工程 學(xué) 號： 0920085108 姓 名: 劉文憑 指導(dǎo)老師： 吳強 完成日期： 2016 31目 錄內(nèi)容摘要 1關(guān)鍵詞 1Abstract. 1Key words 11引言 22 開發(fā)工具簡介 2—VHDL概述 3 3 4 Quartus II開發(fā)軟件概述 5 63基于FPGA的乒乓球游戲機設(shè)計與實現(xiàn) 6 6 7 9 9 9 10 1乒乓球路徑顯示電路設(shè)計 14 15 164系統(tǒng)的調(diào)試、仿真、下載、測試 16 調(diào)試FPGA 1仿真 16 16 1編程下載 19 215結(jié)論 21參考文獻 22致謝 23附件1：硬件實物圖 24附件2：程序清單 25內(nèi)容摘要：隨著電子設(shè)計自動化技術(shù)的不斷發(fā)展和應(yīng)用領(lǐng)域的擴大與深入，EDA技術(shù)在電子信息、通信、自動控制及計算機應(yīng)用領(lǐng)域的重要性日益突出。目前，VHDL已成為許多設(shè)計自動化工具普遍采用的標(biāo)準(zhǔn)化硬件描述語言。經(jīng)過仿真和驗證的結(jié)果表明，實現(xiàn)乒乓游戲機的基本功能，結(jié)果達到了設(shè)計的要求。隨著社會的進步和工業(yè)技術(shù)的發(fā)展，在電子線路設(shè)計領(lǐng)域中，設(shè)計自動化工具已經(jīng)逐步為設(shè)計者所接受，成為主要的設(shè)計手段。20世紀(jì)末，電子技術(shù)獲得了飛速的發(fā)展，在其推動下，現(xiàn)代電子產(chǎn)品幾乎滲透了社會的各個領(lǐng)域，有力地推動了社會生產(chǎn)力的發(fā)展和社會信息化程度的提高，同時也使現(xiàn)代電子產(chǎn)品性能進一步提高，產(chǎn)品更新?lián)Q代的節(jié)奏也越來越快。在游戲機的兩側(cè)各設(shè)置兩個開關(guān)，甲乙二人按乒乓球比賽規(guī)則來操作開關(guān)。(2) 乒乓球的位置和移動方向由燈亮及依次點亮的方向決定。2 開發(fā)工具簡介EDA是電子設(shè)計自動化（Electronic Design Automation）的縮寫，在20世紀(jì)60年代中期從計算機輔助設(shè)計（CAD）、計算機輔助制造（CAM）、計算機輔助測試（CAT）和計算機輔助工程（CAE）的概念發(fā)展而來的。這一切極大地改變了傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計方法、設(shè)計過程和設(shè)計觀念，促進了EDA技術(shù)的迅速發(fā)展。VHDL的程序結(jié)構(gòu)特點是將一項工程設(shè)計，或稱設(shè)計實體（可以是一個元件，一個電路模塊或一個系統(tǒng)）分成外部（或稱可視部分，及端口）和內(nèi)部（或稱不可視部分），既涉及實體的內(nèi)部功能和算法完成部分。歸納起來，VHDL 語言主要具有以下優(yōu)點[4]：（1）VHDL 語言功能強大，設(shè)計方式多樣 VHDL 語言具有強大的語言結(jié)構(gòu)，只需采用簡單明確的VHDL語言程序就可以描述十分復(fù)雜的硬件電路。 （2）VHDL 語言具有強大的硬件描述能力 VHDL 語言具有多層次的電路設(shè)計描述功能，既可描述系統(tǒng)級電路，也可以描述門級電路；描述方式既可以采用行為描述、寄存器傳輸描述或者結(jié)構(gòu)描述，也可以采用三者的混合描述方式。 （3） VHDL 語言具有很強的移植能力 VHDL 語言很強的移植能力主要體現(xiàn)在對于同一個硬件電路的 VHDL 語言描述，它可以從一個模擬器移植到另一個模擬器上、從一個綜合器移植到另一個綜合器上或者從一個工作平臺移植到另一個工作平臺上去執(zhí)行。 （5） VHDL 語言程序易于共享和復(fù)用 VHDL 語言采用基于庫 ( library) 的設(shè)計方法。自頂向下設(shè)計方法的有效應(yīng)用必須基于功能強大的EDA工具，具備集系統(tǒng)描述、行為描述和結(jié)構(gòu)描述功能為一體的VHDL硬件描述語言，以及先進的ASIC制造工藝和FPGA開發(fā)技術(shù)。Quartus II支持Altera的IP核，包含了LPM/MegaFunction宏功能模塊庫，使用戶可以充分利用成熟的模塊，簡化了設(shè)計的復(fù)雜性、加快了設(shè)計速度。Altera在Quartus II 中包含了許多諸如SignalTap II、Chip