大規(guī)模集成電路試卷(2005)a-全文預(yù)覽
【正文】 利用 流水線技術(shù) 對下面程序進行優(yōu)化。 任何的組合電路，可以用 電路實現(xiàn)；任何的時序電路都可由 電路加上 構(gòu)成。 single a :std_logic_vector(7 downto 0),則 a 的最高位是 。 一 填空題（ 30 分，每小題 3 分） 定義 TIMER 為整型變量，取值范圍為 0255， VHDL 的語句 為： 。 ⒉學(xué)號、姓名等項填寫不規(guī)范，不準(zhǔn)確，一律視為廢卷，不計成績。 進程之間的通信是通過 來實現(xiàn)的 。 關(guān)鍵路徑優(yōu)化法的主要
試題試卷相關(guān)推薦
鄂ICP備17016276號-1