【正文】 器硬件框圖 顯示電路設(shè)計(jì) 8255芯片的 PB0至 PB7分別與數(shù)碼管的八個(gè)引腳相連。而數(shù)碼管具有顯示亮度高，使用壽命長(zhǎng)，且能直觀方便的看到倒計(jì)時(shí)數(shù)字，和選手編號(hào)，因此選用數(shù)碼管顯示。但是多用了一個(gè) 8259 中斷控制芯片，一個(gè) 8253 定時(shí) /計(jì)時(shí)芯片，程序編制上涉及到中斷服務(wù)子程序的編寫， 稍顯復(fù)雜，且 硬件相應(yīng)增多，費(fèi)用也相應(yīng)較多 。 3. 8255 作為并行輸入輸出， A口鍵盤接顯示區(qū)， C 口接清零鍵和開始鍵，B口 8個(gè)搶答開關(guān) 4. 盤顯示區(qū)由四個(gè) LED 數(shù)碼管和 10個(gè)按鍵組成。 關(guān)鍵字 ：中斷優(yōu)先級(jí) 可編程 定時(shí)器／計(jì)數(shù)器 數(shù)碼管 武漢理工大學(xué)《微機(jī)原理與接口技術(shù)》課程設(shè)計(jì) 第 2 頁(yè) 八路競(jìng)賽搶答器的設(shè)計(jì) 1 八路競(jìng)賽搶答器的設(shè)計(jì)要求與設(shè)計(jì)方案 八路競(jìng)賽搶答器的方案選擇與比較 本設(shè)計(jì)以微機(jī)原理及接口技術(shù)為基礎(chǔ)，以實(shí)驗(yàn)箱為工具，完成 P 智能搶答器設(shè)計(jì)。若在規(guī)定的時(shí)間內(nèi)有人搶答，則計(jì)時(shí)將自動(dòng)停止；若無人搶答，當(dāng)主持人按下復(fù)位按鈕時(shí)，屏幕顯示清零，等待下一輪搶答。但搶答器的使用頻率較低，有的制作復(fù)雜，有的可靠性低，減少實(shí)用性。搶答器作為一種工具，已經(jīng)廣泛應(yīng)用于各種智力知識(shí)競(jìng)賽場(chǎng)合。該搶答器由主持人通過時(shí)間預(yù)設(shè)開關(guān)預(yù)設(shè)供搶答的時(shí)間，系統(tǒng)將完成自動(dòng)倒計(jì)時(shí)。它除了具有基本的搶答功能之外，和數(shù)顯的功能，當(dāng)搶答開始后，系統(tǒng)會(huì)自動(dòng)倒計(jì)時(shí)，并且時(shí)間 是可以預(yù)設(shè)的，期間有人搶答的話系統(tǒng)會(huì)停止計(jì)時(shí)，如果期間沒人搶答，系統(tǒng)自動(dòng)鎖存直到主持人按下復(fù)位鍵。 2. 8259 利用 IR0端作為定時(shí)到的中斷引入端， IR2 端作為開始鍵按下的中斷引入端， IR3 端作為清零鍵按下的中斷引入端， IR4 端作為暫停鍵按下的中斷引入端。方案一采用中斷，程序結(jié)構(gòu)化更為清晰，且 cpu 少了循環(huán)掃描的時(shí)間，效率較高。如果用彩燈作為顯示功能，則不是很直觀。所以選擇8255芯片。 圖 顯示電路 電路設(shè)計(jì) 8255芯片的 PA0至 PA7分別與 8個(gè)撥碼開關(guān)相連，將八位選手的搶答信號(hào)（由撥碼開關(guān) 控制）通過 A口送入 8255芯片。 武漢理工大學(xué)《微機(jī)原理與接口技術(shù)》課程設(shè)計(jì) 第 6 頁(yè) 圖 開始和復(fù)位電路 總電路 設(shè)計(jì)總電路如圖 所示。 RD:讀信號(hào)線，當(dāng)這個(gè)輸入引腳為低電平時(shí) ,即 /RD=0 且 /CS=0 時(shí) ,允許武漢理工大學(xué)《微機(jī)原理與接口技術(shù)》課程設(shè)計(jì) 第 9 頁(yè) 8255通過數(shù)據(jù)總線向 CPU 發(fā)送數(shù)據(jù)或狀態(tài)信息，即 CPU 從 8255 讀取信息或數(shù)據(jù)。 PB0～ PB7:端口 B輸入輸出線，一個(gè) 8 位的 I/O 鎖存器， 一個(gè) 8 位的輸入輸出緩沖器。 A1,A0:地址選擇線 ,用來選擇 8255 的 PA口 ,PB口 ,PC口和控制寄存器 . 當(dāng) A1=0,A0=0 時(shí) ,PA 口被選擇 。 8255 端口地址如表 21所示。 NMI(NonMaskable Interrupt)、 INTR（ Interrupt Request） :中斷請(qǐng)求信號(hào)輸入引腳 (2)，引入中斷源向 CPU 提出的中斷請(qǐng)求信號(hào)，高電平有效，前者為非屏蔽中斷請(qǐng)求，后者為 可屏蔽中斷請(qǐng)求信號(hào)。 8088/8086CPU 要求復(fù)位信號(hào)至少維持 4 個(gè)時(shí)鐘周期才能起到復(fù)位的效果，復(fù)位信號(hào)輸入之后， CPU結(jié)束當(dāng)前操作，并對(duì)處理器的標(biāo)志寄存器、 IP、 DS、 SS、 ES 寄存器及指令隊(duì)列進(jìn)行清零操作，而將 CS 設(shè)置為 0FFFFH。 MN/MX（ Minimum/Maximum Model Control）最小 /最大模式設(shè)置信號(hào)輸入引腳 (1)，該輸入引腳電平的高、低決定了 CPU 工作在最小模式還是最大模式，當(dāng)該引腳接 +5V 時(shí)， CPU 工作于最小模式下，當(dāng)該引腳接地時(shí)， CPU 工作于最大模式下。 表 22 BHE 和 A0的代碼組合和對(duì)應(yīng)的操作 BHE A0 操作 所用數(shù)據(jù)引腳 0 0 從偶地址單元開始讀 /寫一個(gè)字 AD15 ~ AD0 0 1 從奇地址單元或端口讀 /寫一個(gè)字節(jié) AD15 ~ AD8 1 0 從偶地址單元或端口讀 /寫一個(gè)字節(jié) AD7 ~ AD0 1 1 無效 0 1 從奇地址開始讀 /寫一個(gè)字 (在第一個(gè)總線周期將低 8 位數(shù)據(jù)送到 AD15 ~AD8，下一個(gè)周期將高 8位數(shù)據(jù)送到 AD7 ~AD0 ) AD15 ~ AD0 1 0 在 8088 系統(tǒng)中，該引腳為 0SS ，用來與 RDT/ 、 IOM/ 一起決定 8088 芯片當(dāng)前總線周期的讀寫操作，如表 23所示。 DEN （ Data Enable） :數(shù)據(jù)允許輸出信號(hào)引腳，低電平有效，為總線收發(fā)器 8286 提供一個(gè) 控制信號(hào)，表示 CPU 當(dāng)前準(zhǔn)備發(fā)送或接收一項(xiàng)數(shù)據(jù)。當(dāng)該引腳輸出高電平 時(shí)，表明 CPU 要進(jìn)行 I/O 端口的讀寫操作，低位地址總線上出現(xiàn)的是 I/O 端口的地址；當(dāng)該引腳輸出低電平時(shí)，表明 CPU 要進(jìn)行存儲(chǔ)器的讀寫操作，地址總線上出現(xiàn)的是訪問存儲(chǔ)器的地址。 HLDA（ Hold Acknowledge） :總線保持響應(yīng)信號(hào)輸出引腳，高電平有效，表示 CPU 認(rèn)可其他總線部件提出的總線占用請(qǐng)求，準(zhǔn)備讓出總線控制權(quán)。也就是說，在有源狀態(tài)（對(duì)應(yīng)前一個(gè)總線周期的 4T 和本總線周期的1T 和 2T 狀態(tài)）中， 2S 1S 0S 至少有一個(gè)信號(hào)為 0，當(dāng) 111012 ?SSS 時(shí)（對(duì)應(yīng)總 線周期的 3T 和 wT 且 READY＝ 1），也就是一個(gè)總線操作即將結(jié)束，另一個(gè)總線周期還未開始時(shí)，稱為無源狀態(tài)，很顯然，這時(shí) 2S 1S 0S 中任一信號(hào)的改 變，都意味著一個(gè)新的總線周期的開始。 1/GTRQ 、 0/GTRQ (Request/Grant)：總線請(qǐng)求信號(hào)輸入 /總線允許信號(hào)輸出引腳 (2)。 3 八路搶答器的軟件設(shè)計(jì) 軟件的設(shè)計(jì)的重點(diǎn)在延時(shí)，顯示倒計(jì)時(shí)和選手編號(hào)和按鍵搶搭、開始和清零的實(shí)現(xiàn)。 N Y N Y 圖 — 延時(shí)模塊程序流程圖 B 口輸出數(shù)據(jù) 轉(zhuǎn)換為八位段碼 數(shù)碼管顯示 在 CX中存入外循環(huán)次數(shù) 在 BX中存入內(nèi)循環(huán)次數(shù) 延時(shí)完成 CX減一 BX 減一 BX是否自減為零 CX 是否自減為零 武漢理工大學(xué)《微機(jī)原理與接口技術(shù)》課程設(shè)計(jì) 第 18 頁(yè) 開始模塊程序設(shè)計(jì) N Y 圖 復(fù)位模塊程序設(shè)計(jì)