【正文】 _SET。 CASE MODE IS WHEN NORMAL= MODE=SEC_SET。YEAR_EN=39。 DAY_EN=39。MIN_EN=39。EVENT AND CLK_KEY=39。 END ENTITY TZKZQ。 YEAR:BUFFER STD_LOGIC_VECTOR(6 DOWNTO 0)。 DAY_CUR:IN STD_LOGIC_VECTOR(4 DOWNTO 0)。 HOUR_CUR:IN STD_LOGIC_VECTOR(4 DOWNTO 0)。 SEC_EN,MIN_EN,HOUR_EN, DAY_EN,MON_EN,YEAR_EN, WEEK_EN:OUT STD_LOGIC。 2調(diào)整控制電路 TZKZQ 的 VHDL源程序 LIBRARY IEEE。 WHEN OTHERS=BCD_DATA=00000000。 WHEN 96=BCD_DATA=10010110。 WHEN 92=BCD_DATA=10010010。 WHEN 88=BCD_DATA=10001000。 WHEN 84=BCD_DATA=10000100。 WHEN 80=BCD_DATA=10000000。 WHEN 76=BCD_DATA=01110110。 WHEN 72=BCD_DATA=01110010。 WHEN 68=BCD_DATA=01101000。 WHEN 64=BCD_DATA=01100100。 WHEN 60=BCD_DATA=01100000。 WHEN 56=BCD_DATA=01010110。 WHEN 52=BCD_DATA=01010010。 WHEN 48=BCD_DATA=01001000。 WHEN 44=BCD_DATA=01000100。 WHEN 40=BCD_DATA=01000000。 WHEN 36=BCD_DATA=00110110。 WHEN 32=BCD_DATA=00110010。 WHEN 28=BCD_DATA=00101000。 WHEN 24=BCD_DATA=00100100。 WHEN 20=BCD_DATA=00100000。 WHEN 16=BCD_DATA=00010110。 WHEN 12=BCD_DATA=00010010。 WHEN 8=BCD_DATA=00001000。 WHEN 4=BCD_DATA=00000100。 CASE TEMP IS WHEN 0=BCD_DATA=00000000。 WHEN110=TEMP=2。 WHEN010=TEMP=CONV_INTEGER(HOUR)。 END PROCESS。 ELSE CNT=CNT+39。 BEGIN PROCESS(CLK_SCAN)IS BEGIN IF CLK_SCAN39。 BCD_DATA:OUT STD_LOGIC_VECTOR(7 DOWNTO 0))。 MON:IN STD_LOGIC_VECTOR(3 DOWNTO 0)。 ENTITY DISPLAY IS PORT(CLK_SCAN:IN STD_LOGIC。由于排版原因，本綜合計(jì)時(shí)系統(tǒng)的組裝電路原理圖在（下一頁） 7 七、主要 VHDL源程序 顯示控制電路 DISPLAY的 VHDL源程序 LIBRARY IEEE。 在狀態(tài)的切換過程中，被選著的狀態(tài)所對應(yīng)的二極管點(diǎn)亮，沒被選著的狀態(tài)調(diào)整所對應(yīng)的發(fā)光二極管就熄滅，以便調(diào)試，被選中的狀態(tài)就可以用加一按鍵進(jìn)行相應(yīng)的時(shí)間調(diào)整，知道調(diào) 整的正確的時(shí)間 加一調(diào)整電路 主要對年、月、日、時(shí)、分、秒及星期的加一調(diào)整，是本設(shè)計(jì)很重要的部分，以防止電或出現(xiàn)異常情況出現(xiàn)時(shí)間錯(cuò)亂，這時(shí)就要對相應(yīng)的時(shí)間模塊進(jìn)行調(diào)整，直到對應(yīng)真確的當(dāng)?shù)貢r(shí)間。 顯示控制電路 主要負(fù)責(zé)完成數(shù)據(jù)選擇掃描及數(shù)碼管選擇信號的產(chǎn)生。 圖 1. CNT60計(jì)數(shù)模塊輸入、輸出端口圖 CNT30 計(jì)數(shù)模塊是一個(gè)計(jì)日模塊。 將計(jì)時(shí)電路的進(jìn)位脈沖信號作為計(jì)日電路的計(jì)數(shù)時(shí)鐘信號，通過系統(tǒng)辨認(rèn)，確定本月總天數(shù)后，每當(dāng)計(jì)滿本月天數(shù)就會(huì)溢出進(jìn)位，計(jì)月電路加 1，計(jì)日電路重新計(jì)數(shù)。 三、 綜合及時(shí)電路的設(shè)計(jì) 綜合計(jì)時(shí)電路可分為計(jì)秒電路、計(jì)分電路、計(jì)時(shí)電路、計(jì)星期電路、計(jì)日電路、計(jì)月電路和計(jì)年電路等 7個(gè)模塊電路，這七個(gè)模塊電路分別設(shè)置了預(yù)置數(shù)、計(jì)數(shù)和進(jìn)位等功能，其設(shè)計(jì)如下描述： 掃描顯示模塊 六十進(jìn)秒計(jì)數(shù) 六十進(jìn)分計(jì)數(shù) 二十四 進(jìn)時(shí) 計(jì)數(shù) 天計(jì)數(shù)器 月計(jì)數(shù)器 年計(jì)數(shù)器 周計(jì)數(shù)器 綜 合 計(jì) 時(shí) 電 路 模 塊 主 控 制 電 路 揚(yáng)聲器 狀態(tài)顯示 手動(dòng) 校正 電路 選 擇 鍵 時(shí) 鐘 源 系統(tǒng) 復(fù)位 3 計(jì)秒電路 /計(jì)分電路 /計(jì)時(shí)電路 /計(jì)星期電路 / 計(jì)日電 路 /計(jì)月電路 /計(jì)年電路設(shè)計(jì) 用秒脈沖作為計(jì)秒電路的計(jì)數(shù)時(shí)鐘信號，每當(dāng)計(jì)滿 60就會(huì)溢出，同時(shí)進(jìn)位位進(jìn)位，計(jì)分電路加 1，同時(shí)計(jì)秒電路清零并重新計(jì)數(shù)。 1 目錄 一、系統(tǒng)設(shè)計(jì)要求 …………………………………………………… 2 二、 系統(tǒng)設(shè)計(jì)方案 …………………………………………………… 2 三、 綜合及時(shí)電路的設(shè)計(jì) …………………………………………… 2 計(jì)時(shí)電路的設(shè)計(jì) …………………………………………………………… 3 計(jì)數(shù)電路 CNT60、 CNT30計(jì)數(shù)模塊的具體設(shè)計(jì) ……………………… 3 四、 顯示控制電路的設(shè)計(jì) …………………………………………… 4 顯示控制電路 ……………………………………………………………… 4 顯示譯碼電路 ……… ……………………………………………………… 4 五、 調(diào)整控制電路 TZKZQ 的設(shè)計(jì) ………………………………… 5 ……………………………………………………………… 5 加一調(diào)整電路……………………………………………………………… 5 TZKZQ的輸入、輸出 …………………………………………………… 5 六、 系統(tǒng)總體電路組裝圖 …………………………………………… 6 七、 主要的 VHDL源程序 ………………………………………… 6 顯示控制電路 ……………… ………………… 6 調(diào)整控制電路 ………………………………… 9 計(jì)數(shù)電路 ………………………………………… 11 計(jì)時(shí)電路 ………………………………………… 12 系統(tǒng)總體組裝電路的源程序 ………………………………………… 14 八、 系統(tǒng)仿真 /硬件驗(yàn)證 …………………………………………… 19 ………………………………………………… 19 ………………………………………………… 20 …………………………………………………… 20 ……………………………………………………… 20 系統(tǒng)硬件驗(yàn)證 …………………………………………………………… 20 九、 設(shè)計(jì)技巧分析 ………………………………………………… 21 十、 系統(tǒng)拓展思路 ………………………………………………… 21 十一、 系統(tǒng)設(shè)計(jì)心得體會(huì) …………………………………………… 22 2 一、系統(tǒng)設(shè)計(jì)要求 設(shè)計(jì)一 個(gè)綜合性的計(jì)時(shí)系統(tǒng)，要求能實(shí)現(xiàn)年、月、日、時(shí)、分、秒以及星期的計(jì)數(shù)等中和計(jì)時(shí)功能，同時(shí)將計(jì)數(shù)結(jié)果通過七段數(shù)碼管或 1602液晶顯示。其綜合控制電路模塊主要用于完成年、月、日、十、分、秒及星 期的計(jì)時(shí)功能，顯示控制模塊主要用于完成各計(jì)時(shí)結(jié)果的顯示控制和顯示譯碼等相關(guān)的功能，調(diào)整控制電路主要用于調(diào)整及時(shí)電路的初始值即校正顯示時(shí)間。 將計(jì)日電路的進(jìn)位信號作為計(jì)星期電路的計(jì)數(shù)時(shí)鐘信號，每當(dāng)計(jì)滿 7就會(huì)溢出，計(jì)星期電路返回加 1并重新 計(jì)數(shù)。 計(jì)數(shù)電路 CNT60、 CNT30計(jì)數(shù)模塊的具體設(shè)計(jì) CNT60 計(jì)數(shù)模塊是一個(gè)多用計(jì)時(shí)模塊，它既可以作為計(jì)秒電路調(diào)用，又可以作為 計(jì)分電路調(diào)用，如圖 1是其輸入、輸出端口圖，其中，輸入信號 LD為置數(shù)控制信號，低電平有效，輸入信號 CLK 是計(jì)數(shù)時(shí)鐘信號，輸入型號 DATA為預(yù)置數(shù)，輸出信號 NUM為計(jì)數(shù)結(jié)果，輸出信號 CO為計(jì)數(shù)溢出信號。 圖 2 CNT30計(jì)數(shù)模塊輸入、輸出端口圖 四、顯示控制電路的設(shè)計(jì) 顯示主要用數(shù)碼管顯示，主要用于顯示當(dāng)前年、月、日、時(shí)、分、秒、及星期，本系統(tǒng)的數(shù)據(jù)顯示電路可分為兩個(gè)子模塊即顯示控制電路和顯示譯碼電路。其中，輸入信號 LD為置數(shù)控制信號，低電 平 有 效 ， 輸 入 信 號CLK_SCAN是計(jì)數(shù)時(shí)鐘信號，輸入信號 SEC、 MIN、 HOUR、DAY、 MON、 YEAR、 WEEK分別來自計(jì)秒電路、計(jì)分電路、計(jì)時(shí)電路、計(jì)日電路、計(jì)月電路、計(jì)年電路和計(jì)星期電路等計(jì)時(shí)電路的計(jì)數(shù)結(jié)果的輸出：輸出信號 BCD為被選擇進(jìn)行顯示的計(jì)時(shí)電路的計(jì)時(shí)結(jié)果的 8為 BCD 碼 ， 輸 出 端 5 SELOUT 經(jīng)外 部的 38譯碼電路譯碼后用于選擇對應(yīng)計(jì)時(shí)結(jié)果顯示數(shù)碼管的公共端 五、調(diào)整控制電路 TZKZQ 的設(shè)計(jì) 調(diào)整控制電路 TZKZQ主要有狀態(tài)切換模塊和加一調(diào)整模塊，狀態(tài)切換模塊主要負(fù)責(zé)切換正常時(shí)間計(jì)數(shù)模式和時(shí)間調(diào)整模式并負(fù)責(zé)切換調(diào)整那個(gè)時(shí)間塊的狀態(tài)，加一調(diào)整模塊主要用于對年、月、日、時(shí)、分、秒及星期的加一調(diào)整，調(diào)整調(diào)正常的時(shí)間是運(yùn)作。 圖 4 TZKZQ輸入、輸出端口圖 6 六、系統(tǒng)總體電路圖的設(shè)計(jì) 經(jīng)過系統(tǒng)的分析，系統(tǒng)的電路圖由 調(diào)節(jié)控制電路、顯示控制電路和和綜合計(jì)時(shí)電路組轉(zhuǎn)而成。 USE 。 DAY:IN STD_LOGIC_VECTOR(4 DOWNTO 0)。 SELOUT:OUT STD_LOGIC_VECTOR(2 DOWNTO 0)。 SIGNAL CNT:STD_LOGIC_VECTOR(2 DOWNTO 0)。THEN 8 IF CNT=111THEN CNT=000。 END IF。 WHEN001=TEMP=CONV_INTEGER(MIN)。 WHEN101=TEMP=CONV_INTEGER(YEAR)