電工電子綜合實ⅱ多功能數(shù)字計時器實驗報告-全文預覽
【正文】 圖十五：電路單元整合關(guān)系圖 由于本實驗是運用中小規(guī)模集成電路實現(xiàn)，故用集成電路引腳圖表示電路，便于實驗實際操作時的電路連線。 報時信號邏輯圖如下圖十三： 圖十三：報時電路邏輯圖 59分 55秒 0101 1001 0101 0101 低 500Hz 59分 57秒 0101 1001 0101 0111 低 500Hz 59分 59秒 0101 1001 0101 1001 高 1000Hz 該邏輯關(guān)系運用 74LS00、 74LS 74LS21 集成電路連接實現(xiàn) ,以下為這三個集成電路的引腳圖： 74LS00 引腳圖 74LS20 引腳圖 74LS21 引腳圖 圖十四 74LS00， 74LS20， 74LS21 引腳圖 從以上三個引腳圖中我們可以很清楚的看出它們的內(nèi)部結(jié)構(gòu)以及其邏輯功能。 在 59:51 時，四個計數(shù)器的輸出分別為： 1QD1QC1QB1QA＝ 0101， 2QD2QC2QB2QA＝1001， 3QD3QC3QB3QA＝ 0101， 4QD4QC4QB4QA＝ 0001。 報時電路 本次實驗中報時電路的設(shè)計要求是在 59:5 59:5 59:57 發(fā)低音，輸入 500HZ 信號；在 59： 59 發(fā)高音，輸入 1KHZ 信號。由其功能表可知，當 CP 端接入時鐘， SD 和 RD端接入高電平， D 端接入輸入信號時，在每個時鐘的下降沿時刻輸出 Q 都輸出與輸入 D 相同的電平，輸出相反的電平。在加上 D 觸發(fā)器之后，由于在沒有時鐘上升沿的時候，輸出信號保持，而其時鐘頻率相對 與顫抖頻率是很小的，也就是說在開關(guān)顫抖過程中觸發(fā)器的輸出是不變的，從而避免了分計數(shù)器數(shù)值的跳變。當不需要校分時，分的時鐘信號由正常的計數(shù)器秒的十位提供的脈沖信號控制。其引腳圖如下： 圖九： 74LS00 引腳圖 清零部分電路如下圖十所示： 圖十：清零電路 校分電路 校分電路要求設(shè)計一個開關(guān) K1，當開關(guān)打到計數(shù)擋時，計數(shù)器正常計數(shù)，當開關(guān)打到校分檔時計數(shù)器可以快速校分，同時秒計數(shù)停止。這就使得其在短暫輸出 0110 后立即被清零成 0000。在接收到第 6 個下降沿信號后，十位輸出端將由 0101 變?yōu)?0110。引腳 9 始終接高電平，引腳 10 接由 CD4040 所輸出的 1Hz的時鐘信號，每當時鐘信號出現(xiàn)下降沿則計數(shù)器加 1。 CD4511 左側(cè)四個輸入端分別連接 CD4518 的 4 個輸出端。 輸入 輸出 CR CP EN Q3 Q2 Q1 Q0 清零 1 0 0 0 0 計數(shù) 0 ↑ 1 BCD 碼加法計數(shù) 保持 0 0 保持 計數(shù) 0 0 ↓ BCD 碼加法計數(shù) 保持 0 1 保持 （ 2） CD4511 集成電路 CD4511 是一種 8421BCD 碼向 8 段數(shù)碼管各引腳碼的轉(zhuǎn)換器。 圖 六： CD4518 引腳圖 CD4518 邏輯功能如表二所示?？梢岳闷錇殡娮隅姷挠嫊r信號。 Hzf ?? Hzf ?? Hzf ?? Hzf ?? （ 2） CD4040 集成電路 CD4040 是一種常用的 12 分頻集成電路。 各個信號“與”運算關(guān)系如下： H 報時 =(59:53+59:55+59:57) 3f + 59:59 4f H 校分 =秒進位 Q + 2f Q H 清零 =復位 +K2 整體 結(jié)構(gòu)框圖如下：
法律信息相關(guān)推薦
鄂ICP備17016276號-1